Ответы к ГосЭкзамену 220402 (Информатика) (1088974), страница 18
Текст из файла (страница 18)
Решение данной проблемы лежит, по–видимому, на пути построения системы управления ИМР в виде многопроцессорной распределенной систе-62мы, в которой каждый из процессорных узлов решает определенную часть комплекса задач, возлагаемых насистему.Практическая реализацияВ результате многолетних теоретических и практических исследований былразработан и создан целый ряд образцов многопроцессорных распределенных систем управления ИМР различного назначенияНа рис.
3 показана обобщенная структурная схема многопроцессорной распределенной системы управленияИМР. В ее состав входят четыре основные подсистемы, а именно:_ подсистема восприятия информации,_ подсистема планирования движения,_ навигационная подсистема и_ исполнительная подсистема.Каждая из этих подсистем представляет собой самостоятельное вычислительное устройство, координацияработы которых осуществляется с помощьюцентрального процессора.Рассмотрим более подробно один из реализованных вариантов многопроцессорной системы управленияИМР. В качестве базовых были использованы вычислительные блоки, выпускаемые фирмой Advantech.Этот выбор объясняется компактностью и высокой надежностью аппаратных узлов, производимых даннойфирмой, что позволилообеспечить компактность и надежность системы управления ИМР в целом.В качестве центрального процессора в системе используется процессорныймодуль на базе процессора 486DX2_66.
На него возлагаются функции координации работы отдельных подсистем, а также функции накопления и корректировки базы знаний робота о среде. Функции обработки сенсорной информации (дальнометрической и телевизионной) возлагаются в системе на два процессорных модуля, каждый из которых включает в себя плату сопряжения с соответствующим источником информации(телевизионной камерой или сканирующим лазерным дальномером) и плату обработки на базе сигнальногопроцессора TMS320. Особенность системы заключается в том, что задача планирования движения ИМР кцели решается в ней с помощью однородной нейроподобной структуры (ОНС), построенной на базе оригинальных СБИС фрагмента ОНС. Необходимость использования ОНС с параллельным принципом обработкиинформации вызвана тем обстоятельством, что процессоры последовательного типа не справляются с решением задачи планирования движения в реальном времени.
Так, напри_мер, время решения данной задачи на процессоре типа 486DX2_66 составляетдо 5 с, в то время как время ее решения при скорости движения ИМР в 15 км/чдолжно составлять не более 0,24 с.Плата ОНС содержит 4096 элементарных нейропроцессоров, объединенныхв одно решающее поле и реализованных с помощью 32 СБИС фрагмента ОНС.
С помощью ОНС параллельно анализируются всевозможные варианты движения ИМР к цели и выбирается оптимальный, исходя изимеющейся в текущий момент времени в базе знаний информации о среде движения. Все устройства, входящие в состав системы, связаны с центральным процессором по шине ISA, для чего используется пассив-63ная объединительная плата фирмы Advantech, рассчитанная на 12 посадочных мест. Питание системы осуществляется с помощью блока питания PS_150/DC24, преобразующего бор_товое напряжение 24 В в напряжения, необходимые для работы отдельных обрабатывающих узлов. В целомсистема работает следующим образом.
На основе информации, поступающей в текущий момент времени отсенсорного датчика (сканирующего лазерного дальномера или TV_камеры), соответствующий процессорный модуль строит модель проходимости видимой в текущий момент времени области среды, каждому участку которой ставится в соответствие интегральный признак, определяющий трудность его прохождениядля робота. После того как данная модель сформирована, процессорный модуль формирует запрос в центральный процессор, по которомупоследний переходит на подпрограмму считывания построенной модели.
С помощью специального алгоритма центральный процессор «накладывает» модель осмотренного участка на созданную ранее иерархическую модель среды движения ИМР, привязанную к координатам текущего положения ИМР и составляющую его базу знаний о среде.После этого ЦП переходит к основной программе обработки, суть которой заключается в следующем. Модель среды движения, хранящаяся в базе знаний, отображается в ОНС, где параллельно разыгрываются всевозможные варианты траекторий движения ИМР кцели и выбирается оптимальный, информация о котором передается обратно в ЦП.
Последний, на основании хранимой динамической модели шасси ИМР, рассчитывает параметры текущего движения ИМР (радиус поворота и скорость) для движения по оптимальной траектории. Эти параметры передаются далее на исполнительные приводы ИМР с помощью специального блока сопряжения с приводами. Выработка управ_ляющих воздействий на приводы осуществляется через каждые 0,2 с, что обеспечивает предельную скорость движения ИМР в 10_15 км/ч.–––––––––––––––––––––––––––––––––––––––––––––––––––––=Вычислительная система современного робота часто представляется в виде иерархической двухуровневой системы (структуры): верхний уровень – контроллер, решающий траекторные задачи (прямую, обратную задачи кинематики, задачу интерполяции), нижний – контроллер(ы), управляющие приводом.Вычислительная система робота должна решать задачи:1.2.3.4.5.расчет управляющих воздействийобработка сигналов с датчиков обратных связейавтодиагностика состояния приводаанализ аварийных ситуацийреализация различных законов управления (в частности ПИД–закона).64Модуль управления приводом – он же устройство сопряжения с объектом (УСО).Подсистемы импульсного ввода применяется в робототехнических комплексах импульсных датчиков, на выходе которых информация представляется в форме обычных однополярных прямоугольных импульсов.
Назначение УСО импульсного ввода – обработка этойинформации, преобразование ее в цифровой вид, ввод ее на магистраль микроЭВМ. Рекомендуется использовать, например, таймеры–счетчики микропроцессоров MCS–51.4. Области применения, функциональный состав и основные технические характеристики микроконтроллеров семейства MCS-51(или по выбору студента).Intel 8051 — это однокристальный микроконтроллер (не путать с процессором) гарвардской архитектуры, который был впервые произведен Intel в 1980 году, для использования во встраиваемых системах.В течение 1980-ых и начале 1990-ых годов был чрезвычайно популярен.
Однако, в настоящее время устарели вытеснен более современными устройствами, с 8051-совместимыми ядрами, производимыми более чем 20независимыми производителями, такими как Atmel, Maxim IC (дочерняя компания Dallas Semiconductor),NXP (ранее Philips Semiconductor), Winbond, Silicon Laboratories, Texas Instruments и Cypress Semiconductor.Существует также российский клон данной микросхемы, КР1816ВЕ51. Официальное название 8051семейства микроконтроллеров Intel — MCS 51.Состоит из процессорного ядра (CPU), ОЗУ, ПЗУ, последовательного порта, параллельного порта,логики управления прерываниями, таймер и т. д.Шина данных — 8-ми битная шина данных. Возможность обработки 8 бит данных за одну операцию.
Обуславливает название 8-битный микропроцессор.Шина адреса — 16 битная адресная шина. Возможность доступа к 216 адресам памяти, то есть 64 кБадресное пространство в ОЗУ и ПЗУ.Встроенное ОЗУ — 128 байт (Памяти данных).Встроенное ПЗУ — 4 КБ (Памяти программ).Четыре порта ввода/вывода: один двунаправленный и три квазидвунаправленных.Последовательный интерфейс UART (Универсальный асинхронный приёмопередатчик).Два 16-битных таймера.Два уровня приоритета прерываний.Энергосберегающий режим.Чрезвычайно полезной особенностью 8051 ядра является обработка булевых данных, что позволило ввестибинарную логику, оперирующую напрямую с битами внутренней ОЗУ (области из 128 прямо-адресуемыхбитов) и регистров.
Данная особенность была востребована в приложениях промышленной автоматики. Ещеодна ценная особенность состояла в 4 независимых наборах регистров, которые значительно уменьшализадержки при обработке прерываний, в сравнении с классическим использованием стека, применявшимсяранее.Универсальный асинхронный приёмопередатчик (УАПП,UART) может быть настроен для использования врежиме 9-бит данных, что делает возможным адресную приемо-передачу в многоточечном подключении наоснове RS-485 аппаратного протокола.8051-совместимые микроконтроллеры обычно имеют один или два УАПП (UART), два или три таймера, 128или 256 байт встроенной ОЗУ (16 байт которой имеют побитовую адресацию), от 512 байт до 128 Кбайтвстроенной памяти программ (ПЗУ), и иногда встречается использование EEPROM, адресуемой через «регистры специального назначения» (SFR = special function register).
Один машинный цикл оригинального8051 ядра занимает 12 временных тактов, а большинство инструкций выполняется за один или два машинных цикла. При частоте тактового генератора, равной 12 МГц, 8051 ядро может выполнять 1 миллион операций в секунду, выполняемых за один цикл, или 500 тысяч операций в секунду, выполняемых за два цикла.Улучшенное 8051-совместимое ядро, которое в настоящее время распространено, выполняет машинныйцикл за шесть, четыре, два, или даже за один временной такт, и позволяет использовать тактовые генераторы с частотой до 100 МГц, что позволило увеличить количество выполняемых операций в секунду. Все 805165совместимые устройства, производимые SILabs, некоторые из производимых Dallas и немногие из производимых Atmel имеют ядро с 1 тактом на машинный цикл.Еще более быстрые 8051 ядра, с 1 тактом на машинный цикл, организуются использованием ПЛИС, такихкак FPGA (скорость в диапазоне 130—150 МГц) или ASIC (скорость в диапазоне нескольких сотен МГц),при помощи специальной прошивки.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
