Сигнальный МП Motorola DSP56002 (1086189), страница 5
Текст из файла (страница 5)
. . . . . . . . . . . . . . . . . . . . . . . . . . .Bus Strobe/Wait Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Bus Request/Bus Grant Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. .Bus Arbitration Using Only BR and BG with Internal Control . . . . . . . . . . . .Two DSPs with External Bus Arbitration Timing . . . . . . . . . . . . . . . . . . . . . .Bus Arbitration Using BN, BR, and BG with External Control . . . . . . . . . .
. .Bus Arbitration Using BR and BG,and WT and BS with No Overhead . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-16 Two DSPs with External Bus Arbitration Timing . . . . . . . . . . . . . . . . . . . . . .4-17 Signaling Using Semaphores . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .5-15-25-35-45-55-6SECTION 5Port B Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Parallel Port B Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. .Parallel Port B Pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Port B I/O Pin Control Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .On-Chip Peripheral Memory Map . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . .Instructions to Write/Read Parallel Data with Port B . . . . . . . . . . . . . . . . . . .MOTOROLARevision 2.1LIST of FIGURESFor More InformationOn This Product,DSP56004DESIGN SPECIFICATIONGo to: www.freescale.com3-53-63-93-134-44-54-64-74-84-94-104-124-144-154-174-194-194-204-214-224-235-35-45-55-65-75-8xiiixiiiFreescale Semiconductor, Inc.List of Figures (Continued)Freescale Semiconductor, Inc...FigureNumber5-75-85-95-105-115-125-135-145-155-165-175-185-195-205-21a5-21b5-21c5-21d5-225-235-245-255-265-275-285-295-305-315-325-335-345-355-365-375-385-395-405-415-425-43xivTitlePageNumberI/O Port B Configuration . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .HI Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Host Interface Programming Model – DSP Viewpoint . . . . . . . . . . . . . . . . .Host Flag Operation . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .HSR–HCR Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Host Processor Programming Model – Host Side . . . . . . . . . . . . . . . . . . . . .HI Register Map . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Command Vector Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Host Processor Transfer Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Interrupt Vector Register Read Timing . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .HI Interrupt Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .DMA Transfer Logic and Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .HI Initialization Flowchart .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .HI Initialization–DSP Side . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .HI Configuration–Host Side . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .HI Initialization–Host Side, Polling Mode . . . . . . . . . . . . . . . . . . . . . . . . . . .HI Initialization–Host Side, Interrupt Mode . . . . . . . . . . . . . . . . . . . . . . . . . .HI Initialization–Host Side, DMA Mode . . . . . . . . . . . . . .
. . . . . . . . . . . . . . .Host Mode and INIT Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Bits Used for Host-to-DSP Transfer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Data Transfer from Host to DSP . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Receive Data from Host–Main Program . . . . . . . . . . . . . . . . . . . . . . . . . . . .Receive Data from Host Interrupt Routine . . . . . . . . . . . . . . . . . . . . . . . . . .HI Exception Vector Locations . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Host Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Bootstrap Using the HI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . .Transmit/Receive Byte Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Bootstrap Code Fragment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Bits Used for DSP to Host Transfer . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . .Data Transfer from DSP to Host . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Main Program - Transmit 24-Bit Data to Host . . . . . . . . . . . . . . . . . . . . . . . .Transmit to HI Routine . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .HI Hardware–DMA Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .DMA Transfer and Host Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . .Host Bits with TREQ and RREQ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Host-to-DSP DMA Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .DSP to Host DMA Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .MC68HC11 to DSP56002 Host Interface . . . . . . . . . .
. . . . . . . . . . . . . . . . .MC68000 to DSP56002 Host Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Multi-DSP Network Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .LIST of FIGURESFor More Information On This Product,Go to: www.freescale.com5-95-125-135-165-195-215-225-265-335-345-365-375-385-395-405-405-415-425-435-445-455-465-465-475-485-495-505-515-525-535-545-545-555-565-575-585-615-625-635-64MOTOROLAFreescale Semiconductor, Inc.List of Figures (Continued)Freescale Semiconductor, Inc...FigureNumber6-16-26-36-46-56-66-76-86-96-106-116-126-136-146-156-166-176-186-196-206-216-226-236-246-256-266-276-286-296-306-316-326-336-346-356-366-376-386-39TitleSECTION 6PageNumberPort C Interface .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Port C GPIO Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Port C GPIO Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Port C I/O Pin Control Logic . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .On-Chip Peripheral Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Write/Read Parallel Data with Port C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .I/O Port C Configuration . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .SCI Programming Model – Control and Status Registers . . . . . . . . . . . . . . .SCI Programming Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . .Serial Formats (Sheet 1 of 2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16 x Serial Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .SCI Baud Rate Generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Data Packing and Unpacking . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .SCI Initialization Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .SCI General Initialization Detail – Step 2 (Sheet 1 of 2) . . . . . . . . . . . .
. . . .SCI Exception Vector Locations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Synchronous Master . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Synchronous Slave . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . .Synchronous Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .SCI Synchronous Transmit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .SCI Synchronous Receive . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Asynchronous SCI Receiver Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . .SCI Character Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
