Сигнальный МП Motorola DSP56002 (1086189), страница 4
Текст из файла (страница 4)
. . . . . . .6-976.4.2.3.8SSISR SSI Receive Data Register Full (RDF) Bit 7 . . . . . . . . . . .6-976.4.2.3.9SSI Receive Shift Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-976.4.2.3.10SSI Receive Data Register (RX) . . . . .
. . . . . . . . . . . . . . . . . . . .6-976.4.2.3.11SSI Transmit Shift Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-976.4.2.3.12SSI Transmit Data Register (TX) . . . . . . . . . . . . . . . . . . . . . . . . .6-1006.4.2.3.13Time Slot Register (TSR) . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . .6-1006.4.3Operational Modes and Pin Definitions . . . . . . . . . . . . . . . . . . . . . . . . . 6-1006.4.4Registers After Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-1006.4.5SSI Initialization . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . 6-1046.4.6SSI Exceptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-1096.4.7Operating Modes – Normal, Network, and On-Demand. . . . . . . . . . . . . 6-1126.4.7.1Data/Operation Formats . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . .6-1126.4.7.1.1Normal/Network Mode Selection . . . . . . . . . . . . . . . . . . . . . . . . .6-1126.4.7.1.2Continuous/Gated Clock Selection . . . . . . . . . . . . . . . . . . . . . . .6-1136.4.7.1.3Synchronous/Asynchronous Operating Modes . . . . . . . . . . . . . .6-1136.4.7.1.4Frame Sync Selection . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . .6-1236.4.7.1.5Shift Direction Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-1276.4.7.2Normal Mode Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-1276.4.7.2.1Normal Mode Transmit . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .6-1306.4.7.2.2Normal Mode Receive . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-1336.4.7.3Network Mode Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-1356.4.7.3.1Network Mode Transmit . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .6-1406.4.7.3.2Network Mode Receive . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-1446.4.7.4On-Demand Mode Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-145xTABLE OF CONTENTSFor More Information On This Product,Go to: www.freescale.comMOTOROLAFreescale Semiconductor, Inc.Table of Contents (Continued)ParagraphNumberTitlePageNumberFreescale Semiconductor, Inc...6.4.7.4.1On-Demand Mode – Continuous Clock .
. . . . . . . . . . . . . . . . . . .6-1486.4.7.4.2On-Demand Mode – Gated Clock . . . . . . . . . . . . . . . . . . . . . . . .6-1486.4.8Flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . 6-1536.4.9Example Circuits. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-157SECTION 7DSP56002 TIMER ANDEVENT COUNTER7.1INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . .7.2TIMER/EVENT COUNTER BLOCK DIAGRAM . . . . . . . . . . . . . . . . . . . . . .7.3TIMER COUNT REGISTER (TCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7.4TIMER CONTROL/STATUS REGISTER (TCSR) . . . . . . . . . . . . . . . . . . . .7.4.1Timer Enable (TE) Bit 0 . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .7.4.2Timer Interrupt Enable (TIE) Bit 1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7.4.3Inverter (INV) Bit 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7.4.4Timer Control (TC0-TC2) Bits 3-5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7.4.5General Purpose I/O (GPIO) Bit 6 .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .7.4.6Timer Status (TS) Bit 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7.4.7Direction (DIR) Bit 8 . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . .7.4.8Data Input (DI) Bit 9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7.4.9Data Output (DO) Bit 10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7.4.10TCSR Reserved bits (Bits 11-23) . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . .7.5TIMER/EVENT COUNTER MODES OF OPERATION . . . . . . . . . . . . . . . .7.5.1Timer Mode 0(Standard Timer Mode, Internal Clock, No Timer Output) . . . . . . . . . . .7.5.2Timer Mode 1(Standard Timer Mode, Internal Clock, Output Pulse Enabled) .
. . . . . .7.5.3Timer Mode 2(Standard Timer Mode, Internal Clock, Output Toggle Enabled) . . . . . .7.5.4Timer Mode 4 (Pulse Width Measurement Mode) . . . . . . . . . . . . . . . . .7.5.5Timer Mode 5 (Period Measurement Mode). . . . .
. . . . . . . . . . . . . . . . .7.5.6Timer Mode 6 (Standard Time Counter Mode, External Clock) . . . . . . .7.5.7Timer Mode 7 (Standard Timer Mode, External Clock) . . . . . . . . . . . . .7.6TIMER/EVENT COUNTER BEHAVIOR DURING WAIT and STOP . . . . . .7.7OPERATING CONSIDERATIONS. . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .7.8SOFTWARE EXAMPLES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7.8.1General Purpose I/O Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . .7.8.2General Purpose I/O Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .MOTOROLATABLE OF CONTENTSFor More Information On This Product,Go to: www.freescale.com7-37-37-47-57-57-57-57-67-67-77-77-77-77-77-77-77-87-107-117-127-137-157-167-177-187-187-19xiFreescale Semiconductor, Inc.Table of Contents (Continued)ParagraphNumberFreescale Semiconductor, Inc...7.8.37.8.47.8.5TitlePageNumberTimer Mode 0, Input Clock, GPIO Output, and No Timer Output .
. . . . . 7-20Pulse Width Measurement Mode (Timer Mode 4) . . . . . . . . . . . . . . . . . 7-21Period Measurement Mode (Timer Mode 5). . . . . . . . . . . . . . . . . . . . . . 7-22APPENDIX ABOOTSTRAPANDROM CODEA.1INTRODUCTION . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-3APPENDIX BPROGRAMMING SHEETSB.1B.2B.3B.4B.5B.6B.7B.8B.9xiiPERIPHERAL ADDRESSES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .INTERRUPT VECTOR ADDRESSES . . . . . . . . . . . . . . . . . . . . . .
. . . . . .INSTRUCTIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .CENTRAL PROCESSOR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .GP I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . .HOST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .SCI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .SSI . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . .TIMER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .TABLE OF CONTENTSFor More Information On This Product,Go to: www.freescale.comB-3B-4B-5B-10B-14B-16B-21B-24B-27MOTOROLAFreescale Semiconductor, Inc.LIST of FIGURESFreescale Semiconductor, Inc...FigureNumberTitlePageNumberSECTION 11-11-2DSP56002 Technical Literature .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-3DSP56002 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-62-1DSP56002 Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . 2-33-13-23-33-4DSP56002 Memory Maps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .OMR Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Port A Bootstrap Circuit . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .DSP56002 Interrupt Priority Register (IPR) . . . . . . . . . . . . . . . . . . . . . . . . .SECTION 2SECTION 3SECTION 44-14-24-34-44-54-64-74-84-94-104-114-124-134-144-15Port A Signals . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .External Program Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .External X and Y Data Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . .Memory Segmentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Port A Bootstrap ROM with X and Y RAM . . . . . . . . . . . . . . . . . . . . . . . . . .Port A Bus Operation with No Wait States . . .
. . . . . . . . . . . . . . . . . . . . . . .Port A Bus Operation with Two Wait States . . . . . . . . . . . . . . . . . . . . . . . . .Mixed-Speed Expanded System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Bus Control Register . . . . . . . . . . . . . . . .
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
