F60-67 (1041605), страница 19
Текст из файла (страница 19)
12-разрядные ЦАП (ЦАП0 и ЦАП1, C8051F060/1/2/3)МК C8051F060/1/2/3 имеют два встроенных 12-разрядных ЦАП, выходным сигналом которых являетсянапряжение. Диапазон выходных напряжений каждого ЦАП от 0В до (VREF-1МЗР)В для диапазона входныхкодов соответственно от 0x000 до 0xFFF. Регистры управления DAC0CN и DAC1CN обеспечиваютвозможность включения/отключения каждого ЦАП. Когда ЦАП отключен, его выход переводится ввысокоимпедансное состояние и ток потребления падает до 1 мкА или менее. Опорное напряжение для каждогоЦАП подается через вывод VREFD (C8051F060/2) или через вывод VREF2 (C8051F061/3).
Подробнаяинформация о настройке источника опорного напряжения для ЦАП приведена в разделе 9 (C8051F060/2) и вразделе 10 (C8051F061/3). Следует иметь ввиду, что для того, чтобы использовать ЦАП, вывод BIASE,описанный в этих разделах, необходимо установить в 1.Цифр. MUX812ЦАП0DAC08AGNDТаймер 2ЗащелкаТаймер 4Таймер 38DAC1HDAC0L8ЗащелкаAV+DAC1MD1DAC1MD0DAC1DF2DAC1DF1DAC1DF0REF88Цифр. MUXЗащелкаDAC1L8ЗащелкаAV+DAC1HDAC1CNТаймер 2REFDAC1EN103Таймер 4DAC0HDAC0MD1DAC0MD0DAC0DF2DAC0DF1DAC0DF0DAC0HDAC0CNDAC0ENТаймер 3Рисунок 8.1. Функциональная схема ЦАП.12ЦАП1DAC18AGNDРед. 1.2C8051F060/1/2/3/4/5/6/78.1. Формирование выходного сигнала ЦАП.Каждый ЦАП отличает гибкий механизм обновления выходного сигнала, который позволяет плавно(«бесшовно») изменять выходной сигнал во всем диапазоне выходных напряжений и поддерживает обновлениевыходного сигнала без накопления фазовых искажений.
Приведенные ниже примеры касаются ЦАП0, однакоЦАП1 функционирует точно также.8.1.1. Обновление выходного сигнала “по требованию”.В режиме по умолчанию (DAC0CN.[4:3] = ‘00’) выходной сигнал ЦАП0 обновляется “по требованию”при записи старшего байта регистра данных ЦАП0 (DAC0H). Необходимо иметь ввиду, что при записирегистра DAC0L записываемое значение удерживается, но не влияет на выход ЦАП0 до тех пор, пока непроизойдет запись в регистр DAC0H. Для ЦАП0 12-разрядное слово данных записывается в регистры младшего(DAC0L) и старшего (DAC0H) байтов данных. Данные фиксируются в ЦАП0 после записи регистра DAC0H,поэтому, если требуется получить полную 12-разрядную точность, последовательность записи должна бытьследующей: сначала DAC0L, затем DAC0H.
ЦАП может использоваться в 8-разрядном режиме. Для этогонеобходимо инициализировать регистр DAC0L требуемым значением (обычно 0х00) и записывать данныетолько в регистр DAC0H (в разделе 8.2 приведена информация о форматировании 12-разрядного слова данныхЦАП в пределах 16 бит регистровой пары DAC0H:DAC0L).8.1.2. Обновление выходного сигнала при переполнении таймера.При работе АЦП преобразование может быть инициировано переполнением таймера независимо отпроцессора. Аналогичным образом переполнение таймера может использоваться для обновления выходногосигнала ЦАП.
Эту возможность выгодно использовать в системах, в которых ЦАП используется для генерациисигнала с определенной частотой выборки, т.к. задержка реакции на прерывание и время выполнения команд небудут влиять на временные параметры выходного сигнала ЦАП. Если состояние битов DAC0MD(DAC0CN.[4:3]) равно ‘01’, ‘10’ или ‘11’, то при записи обоих регистров данных ЦАП (DAC0H и DAC0L)записываемые значения удерживаются до момента переполнения соответствующего таймера (Таймер 3,Таймер 4 или Таймер 2 соответственно).
В момент переполнения содержимое регистровой парыDAC0H:DAC0L копируется во входные защелки ЦАП, вызывая тем самым обновление выходного сигналаЦАП.8.2. Форматирование входных данных ЦАП.В некоторых случаях перед записью данных в ЦАП0 требуется сдвинуть их, чтобы обеспечитьправильное выравнивание данных во входных регистрах ЦАП. Обычно для этого требуется одна или болееопераций загрузки и сдвига, что увеличивает объем программного кода и ухудшает производительность ЦАП.Чтобы решить эту проблему, предусмотрена возможность форматирования данных, которая позволяетпользователю выбрать режим форматирования слова данных ЦАП0 в регистрах данных DAC0H и DAC0L. Трибита DAC0DF2-0 (DAC0CN.[2:0]) позволяют пользователю задать один из пяти режимов форматированияданных (см.
описание регистра DAC0CN).ЦАП1 и описанный выше ЦАП0 функционально идентичны. Электрические характеристики ЦАП0 иЦАП1 приведены в таблице 8.1.Ред. 1.2104C8051F060/1/2/3/4/5/6/7Рисунок 8.2. DAC0H: Регистр старшего байта ЦАП0R/WR/WR/WR/WR/WR/WR/WR/WЗначениепри сбросе:Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0SFR Адрес: 0xD3SFR страница: 000000000Бит 7Биты 7-0: Старший значащий байт слова данных ЦАП0.Рисунок 8.3. DAC0L: Регистр младшего байта ЦАП0R/WR/WR/WR/WR/WR/WR/WR/WЗначениепри сбросе:Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0SFR Адрес: 0xD2SFR страница: 000000000Бит 7Биты 7-0: Младший значащий байт слова данных ЦАП0.105Ред.
1.2C8051F060/1/2/3/4/5/6/7Рисунок 8.4. DAC0CN: Регистр управления ЦАП0R/WDAC0ENR/W-Бит 7Бит 6R/WБит 5R/WR/WR/WR/WR/WDAC0MD1 DAC0MD0 DAC0DF2 DAC0DF1 DAC0DF0Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000SFR Адрес: 0xD4SFR страница: 0Бит 7: DAC0EN: Бит включения ЦАП00: ЦАП0 выключен. Вывод выхода ЦАП0 отключен; ЦАП0 переведен врежим пониженного энергопотребления.1: ЦАП0 включен. Вывод выхода ЦАП0 активен. ЦАП0 в рабочем состоянии.Биты 6-5: Не используются: читаются как 00b; запись не оказывает никакого влияния.Биты 4-3: DAC0MD1-0: Биты выбора режима обновления выходного сигнала ЦАП0.00: Обновление выходного сигнала ЦАП происходит при записи в регистр DAC0H.10: Обновление выходного сигнала ЦАП происходит при переполнении Таймера 3.10: Обновление выходного сигнала ЦАП происходит при переполнении Таймера 4.11: Обновление выходного сигнала ЦАП происходит при переполнении Таймера 2.Биты 2-0: DAC0DF2-0: Биты выбора режима форматирования данных ЦАП0000: DAC0H[3:0] – старшие 4 бита слова данных ЦАП0DAC0L – младший байт слова данных ЦАП0DAC0HСЗРDAC0LМЗР001: DAC0H[4:0] – старшие 5 бит слова данных ЦАП0DAC0L[7:1] – младшие 7 бит слова данных ЦАП0DAC0HСЗРDAC0LМЗР010: DAC0H[5:0] – старшие 6 бит слова данных ЦАП0DAC0L[7:2] – младшие 6 бит слова данных ЦАП0DAC0HDAC0LСЗРМЗР011: DAC0H[6:0] – старшие 7 бит слова данных ЦАП0DAC0L[7:3] – младшие 5 бит слова данных ЦАП0DAC0HDAC0LМЗРСЗР1xx: DAC0H – старший байт слова данных ЦАП0DAC0L[7:4] – младшие 4 бита слова данных ЦАП0DAC0HDAC0LМЗРСЗРРед.
1.2106C8051F060/1/2/3/4/5/6/7Рисунок 8.5. DAC1H: Регистр старшего байта ЦАП1R/WR/WR/WR/WR/WR/WR/WR/WЗначениепри сбросе:Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0SFR Адрес: 0xD3SFR страница: 100000000Бит 7Биты 7-0: Старший значащий байт слова данных ЦАП1.Рисунок 8.6. DAC1L: Регистр младшего байта ЦАП1R/WR/WR/WR/WR/WR/WR/WR/WЗначениепри сбросе:Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0SFR Адрес: 0xD2SFR страница: 100000000Бит 7Биты 7-0: Младший значащий байт слова данных ЦАП1.107Ред. 1.2C8051F060/1/2/3/4/5/6/7Рисунок 8.7.
DAC1CN: Регистр управления ЦАП1R/WDAC1ENR/W-R/W-Бит 7Бит 6Бит 5R/WR/WR/WR/WR/WDAC1MD1 DAC1MD0 DAC1DF2 DAC1DF1 DAC1DF0Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000SFR Адрес: 0xD4SFR страница: 1Бит 7: DAC1EN: Бит включения ЦАП10: ЦАП1 выключен. Вывод выхода ЦАП1 отключен; ЦАП1 переведен врежим пониженного энергопотребления.1: ЦАП1 включен. Вывод выхода ЦАП1 активен. ЦАП1 в рабочем состоянии.Биты 6-5: Не используются: читаются как 00b; запись не оказывает никакого влияния.Биты 4-3: DAC1MD1-0: Биты выбора режима обновления выходного сигнала ЦАП1.00: Обновление выходного сигнала ЦАП происходит при записи в регистр DAC1H.10: Обновление выходного сигнала ЦАП происходит при переполнении Таймера 3.10: Обновление выходного сигнала ЦАП происходит при переполнении Таймера 4.11: Обновление выходного сигнала ЦАП происходит при переполнении Таймера 2.Биты 2-0: DAC1DF2-0: Биты выбора режима форматирования данных ЦАП1000: DAC1H[3:0] – старшие 4 бита слова данных ЦАП1DAC1L – младший байт слова данных ЦАП1DAC1HСЗРDAC1LМЗР001: DAC1H[4:0] – старшие 5 бит слова данных ЦАП1DAC1L[7:1] – младшие 7 бит слова данных ЦАП1DAC1HСЗРDAC1LМЗР010: DAC1H[5:0] – старшие 6 бит слова данных ЦАП1DAC1L[7:2] – младшие 6 бит слова данных ЦАП1DAC1HDAC1LСЗРМЗР011: DAC1H[6:0] – старшие 7 бит слова данных ЦАП1DAC1L[7:3] – младшие 5 бит слова данных ЦАП1DAC1HDAC1LМЗРСЗР1xx: DAC1H – старший байт слова данных ЦАП1DAC1L[7:4] – младшие 4 бита слова данных ЦАП1DAC1HDAC1LМЗРСЗРРед.
1.2108C8051F060/1/2/3/4/5/6/7Таблица 8.1. Электрические характеристики ЦАПVDD = 3.0В, AV+ = 3.0В, VREF = 2.4В (REFBE=0), без нагрузки на выходе, если не указано иное.ПАРАМЕТРСтатические параметрыРазрядностьИнтегральнаянелинейностьДифференциальнаянелинейностьВыходной шумПогрешность смещениянуляТемпературный коэффициент смещения нуляПогрешность полнойшкалыТемпературный коэффициент погрешностиполной шкалыКоэффициент подавленияпо напряжению питанияVDDВыходное сопротивление врежиме энергосбереженияУСЛОВИЯТип.Макс.Без выходного фильтраС выходным фильтром на 100кГцС выходным фильтром на 10кГцСлово данных = 0x014биты±1,5МЗР±3±306 х 10-4±20Ред. 1.2МЗРмкВ/мс25012841DACnEN=0Ед.
изм.12±1Выходной втекающий токВыходной ток короткогоСлово данных = 0xFFFзамыканияДинамические параметрыСкорость нарастанияЕмкость нагрузки = 40 пФвыходного напряженияВремя установленияЕмкость нагрузки = 40 пФ, входныевыходного напряжения вкоды от 0xFFF до 0x014пределах 1/2 МЗРДиапазон выходныхнапряженийВремя запускаАналоговые выходыНестабильность выходТок нагрузки от 0.01мА до 0.3мА приного напряжениякоде 0xFFFЭнергопотребление (каждый ЦАП)Ток потребления поСлово данных = 0x7FFвыв.AV+109Мин.мВ%/°C±60мВ1 х 10-3%/°C-60dB100кОм300мкА15мА0.44В/мкс10мкс0VREF1МЗРВ10мкс6 х 10-3%300500мкАC8051F060/1/2/3/4/5/6/7ПРИМЕЧАНИЯРед.
1.2110C8051F060/1/2/3/4/5/6/79. Источник опорного напряжения (C8051F060/2)Схема источника опорного напряжения (ИОН) обеспечивает максимум гибкости при работе модулейЦАП и АЦП2. Два входных вывода опорного напряжения позволяют каждому ЦАП и АЦП2 подключаться квнешнему ИОН. Эти выводы позволяют также подавать на внешние компоненты системы опорное напряжениеот встроенных ИОН. АЦП2 может использовать в качестве опорного напряжения напряжение питанияаналоговых модулей (AV+), при этом, благодаря наличию мультиплексора (см.
рис.9.1), не требуетсясоединения каких-либо внешних выводов.Схема внутреннего ИОН состоит из генератора стабилизированного напряжения 1,2В, устойчивого кизменениям температуры, и выходного буферного усилителя с Кусил = 2. Опорное напряжение с вывода VREFможет быть подано на внешние компоненты системы или на входные выводы опорного напряжения, какпоказано на рис.9.1. Максимальный ток через вывод VREF в цепь AGND не должен превышать 200 мкА.
ВыводVREF рекомендуется соединить с общей шиной AGND шунтирующими конденсаторами емкостью 0,1мкФ и4,7мкФ (см. рис.9.1).Регистр управления ИОН REF2CN (см. рис.9.2) позволяет включать/отключать внутренний генераторстабилизированного напряжения и выбирать вход опорного напряжения для АЦП2. Бит BIASE регистраREF2CN включает встроенный генератор стабилизированного напряжения, а бит REFBE регистра REF2CNвключает буферный усилитель с Кус = 2, напряжение с выхода которого подается на вывод VREF. Еслистабилизатор и буферный усилитель отключены, то их ток потребления уменьшается до 1мкА (типичноезначение) и менее, а выход буферного усилителя переводится в высокоимпедансное состояние.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
