Гл2_06 (1031651), страница 8
Текст из файла (страница 8)
На рис. 2.29 приведеныа)б)г)в)д)примеры типовых логическихРис. 2.29.элементов. Вверху приведенообозначение вентилей в отечественной литературе и технической документации, нижеобозначение, встречающееся в зарубежной литературе, еще ниже – контактно-релейныйэквивалент вентиля, далее – его логическая функция и, наконец, таблица истинности, опиРябов Владимир Тимофеевич.
Кафедра «Электронные технологии в машиностроении»МГТУ им. Н. Э. Баумана, V_Ryabov@mail.ru81сывающая связь входов и выхода. Инверсию на выводе логического элемента обозначаютмаленьким кружком. На ячейках И, обозначаемых прямоугольником символ «&» допускается не проставлять, символ «1» на ячейках ИЛИ обязателен. Из-за того, что подчеркивание достаточно трудно изображается стандартными печатными символами, отрицание далее в тексте будем обозначать кавычкой, например Х` - НЕ-Х, как это показано на рис.2.29 в формуле под инвертором.В разделах А и В этой главы мы что рассмотрели стандартные выходы КЛС вТТЛШ и k-МОП вариантах. Но этим не исчерпывается их многообразие.Выход вентиля - «открытый коллектор».
Часто выходы отдельных вентилейподключают параллельно друг другу (рис.2.30). При этом, если хотя бына одном выходе установлен нуль (выход вентиля открыт), нуль устанавливается и на общем выходе. Такое соединение называют «монтажным ИЛИ», хотя, строго говоря, формируется операция «И». Очевидно,термин пошел еще с времен релейной логики, когда замкнутые контактысчитались единицей, а разомкнутые нулем, т.е. за логическую единицу1принимался физический нуль (отсутствие падения напряжения). Еслиподобным образом соединить выходы обычных элементов, параллельноокажутся включенными верхние транзисторы выходных каскадов ячеек.1Но если на выходе какого-либо элемента «1», этот транзистор открыт ипри появлении нуля на выходе другого элемента через два последовательновключенных транзистора начнет протекать чрезмерно большойРис.
2.30.ток, который выведет открытые выходные транзисторы из строя.Для параллельного подключения выходов существуют вентили соткрытым коллектором. В них на выходе существует лишь один транзиVTстор, коллектор которого подключен в выводу элемента и более никуда.Отбросьте в схеме на рис. 2.27 резистор R2 и получится то, о чем идетречь. Вентили с открытым коллектором обладают в полтора – два разаменьшим быстродействием, поэтому не применяйте их необоснованно.Тристабильный выход. Этот выход приспособлен для организации подключения кобщей шине. Мы вновь обращаемся к проблеме параллельного подключения несколькихвыводов к одному проводу, однако, цель подключения другая.
Элементы поочереднодолжны работать с шиной, когда им это разрешено. Так подключены ячейки памяти к шине данных и другие элементы шинной архитектуры, являющейся основой современныхкомпьютеров.Обозначение и функциональная схема тристабильного элемента приведены на рис.2.31,а) и б) соответственно. Тристабильный элемент имеет три вывода: вход, выход иуправляющий вход. Выход тристабильного элемента может быть всостояниях «нуль», «единица» и «разомкнуто». Это третье состояние возникает, когда «контакт» в функциональной схеме на рис.а)б) 2.31,б) разомкнут. Это состояние называют также «высокоимпеРис.
2.31.дансным», т.е. в нем выход имеет высокое (несколько мегаОм идаже десятков мегаОм у k-МОП схем) сопротивление, как на шину питания, так и на землю. Для краткости это состояние называют также Z-состоянием.Тристабильные элементы применяют обычно в составе выходных каскадов интегральных схем (ИС). Далее мы с такими схемами, широко применяемыми в САУ.Выпускаются логические вентили как ИС малой и средней степени интеграции.При этом в одном корпусе компонуется несколько вентилей, обычно однотипных. Например, 4-2И-НЕ – это 14-и выводная ИС, содержащая 4 двух входовых вентиля И-НЕ (4х3плюс два вывода питания). Обозначается она К1533ЛА3 или К1554ЛА3 – тип корпуса К,номер серии (ТТЛШ или k-МОП), функциональное обозначение ЛА3.Выпускается целый ряд специализированных КЛС, выполняющих те или иные широко распространенные функции.Рябов Владимир Тимофеевич. Кафедра «Электронные технологии в машиностроении»МГТУ им.
Н. Э. Баумана, V_Ryabov@mail.ru82Буферы служат для усиления входных или выходных сигналов и подключения кшинам. Однонаправленный буфер АП5 выпускается в сериях 1533 и 1554 и представляетиз себя две раздельно управляемых четверки триггеровinoutin BF out11 Шмидта с тристабильным выходом и повышенной на11грузочной способностью. На рис. 2.32,а) приведено сим223322 вольное обозначение в принципиальных электрических4433 схемах, а на рис. 2.32,б) – функциональная схема однойOEчетверки. Триггер Шмидта служит для очистки сигнала1144 от помех и защиты от ложных переключений.
Он имеет2233порог переключения из нуля в единицу больший, чем из44OEединицы в нуль. При подаче на вывод ОЕ (Output Enable,а)б)OEРис. 2.32.разрешение выхода) активного низкого уровня на выходах out устанавливаются уровни, соответствующие входным.A BF BЕсли уровень на выводе ОЕ высокий, на выходах – Z-состояние.00Схема упакована в 20-и выводном корпусе (16 входов-выходов, 211разрешения и два питания).2233На рис.
2.33 показан двунаправленный буфер АП6. При44высоком уровне на выводе ОЕ стороны А и В разорваны. При по5566даче на вывод ОЕ активного низкого уровня стороны А и В со77единяются, причем направление передачи сигнала зависит от соTстояние вывода Т. Если на нем высокий уровень, сигнал передаетOEся от А к В, иначе, наоборот, от В к А. Схема также упакована в 20Рис. 2.33.и выводном корпусеДешифратор 3х8 ИД7 при получении разрешения устанавливает в низкий уровеньтот из восьми своих выходов, номер которого соответствует двоичномучислу, пришедшему на адресные входы.
СхемотехническоеA MS0обозначение приведено на рис. 2.34. Мы уже сталкивались с де0112шифратором 4х16 (ИД3) при изучении нашего робота для перегруз23ки кинескопов. Но там применение дешифратора было не совсемV4типовым. Чаще в их применяют в качестве дешифраторов памяти.56Адресные входы присоединяются к шине адресов микропроцессора7или микроконтроллера. При обращении к памяти дешифратор выРис. 2.34.бирает своим активным выводом то устройство, адрес которого выставлен на шине адресов и переводит его в активное состояние. ИС выпускается в ТТЛШи k-МОП серии.1.2.3.4.5.Вопросы к экзамену.Транзисторно-транзисторная логика ТТЛ и транзисторно-транзисторная логикас диодами Шоттки.МОП-логика.Типовые КЛС в САУ, оформление их выходов.Однонаправленные и двунаправленные буферы, назначение, технологические и схемотехнические решения.Дешифраторы, примеры применения в САУ.Рябов Владимир Тимофеевич.
Кафедра «Электронные технологии в машиностроении»МГТУ им. Н. Э. Баумана, V_Ryabov@mail.ru832.4. Последовательностные схемыВ основе последовательностных схем, выход которых Y определяется сигналами навходах Х и прошлым состоянием схемы, лежат КЛС, охваченные обратными связями, поэтому все, что ранее было сказано о технологических сериях, оформлении и нагрузочнойспособности выводов КЛС, относится и к последовательностным схемам.А. Интегральные триггерыЭлементарной ПС является RS триггер, представленный на рис. 2.35, рядом приведена таблица состояний.Она отличается от таблицы истинности КЛС (рис. 2.29)тем, что при некоторых значениях входных воздействий1Qвыход определен прошлым состоянием. Допустим, послеSвключенияна выходе Q установилась единица, тогда наРис. 2.35.нижнюю ячейку ИЛИ-НЕ придет нуль, и если входы S и Rисходно будут в нуле, на выходе Q` будет ноль.
Это исходное состояние схемы послевключения. Здесь трудно сказать, какое оно будет, все зависит от сравнительного быстродействия ячеек. Состояние входов «один – один» здесь запрещено и выход не определен.RS триггеры выпускаются в интегральном исполнении и носят функциональноеобозначение ТР. Так, 1533ТР2 – четыре RS триггера с инверсными входами (активен низкий уровень), выполненных по ТТЛШ технологии, в основе этих триггеров ячейки 2И-НЕ.Попробуйте нарисовать и объяснить работу такого триггера.Асинхронные и синхронные, статические и динамические триггеры. Триггерыделят на асинхронные, т.е. переключаемые в любой момент времени и синхронные, момент переключения которых задается специальным разрешающим входом – входом синхронизации.
Синхронные триггеры бывают статическими, когда разрешение на переключение задается уровнем напряжения на входе синхронизации и динамическими, когдапереключение происходит по фронту или спаду сигнала на входе синхронизации.На рис. 2.36 изображен D-триггер или запоминающая ячейка. D-триггер не можетбыть асинхронным. В этом случае он превраDTQDTQDTQDTQщается в простой повторитель. На рис. 2.36,а)CCCCон статический, переключаемый при высокома)б)в)г)уровне или для краткости – высоким уровнемРис.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
