ЦСП Analog Devices и Texas Instruments (1015495), страница 2

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 2)

Будучи сходными с ранее рассмотренными микропроцессорами ADSP-210xxпо структуре ядра и совместимыми снизу-вверх по системе команд, эти микропроцессорыобладают существенными архитектурными отличиями, что позволило разработчикамвыделить их в отдельное архитектурное семейство SHARC (Super Harvad ArchitectureComputer). Архитектура SHARC (рис. 1.6) продолжает развитие транспьютерногонаправления в микропроцессорной технике и задает новый стандарт интеграции сигнальныхпроцессоров в мультипроцессорную систему. Эта архитектура является примеромгармоничного сочетания принципов по строения распределенных и связанных систем,объединяя в себе простоту и эффективность масштабирования распределенных систем судобством программирования систем с разделяемой памятью.Рис.

1.6. Архитектура SHARCВ SHARC-микропроцессоре объединены высокоэффективное процессорное ядро,выполняющее обработку данных в формате с плавающей точкой, интерфейс с хостпроцессором, контроллер ПДП, последовательные порты, коммуникационные линки иразделяемая шина.На тактовой частоте 40 МГц производительность микропроцессоров составляет 80 MIPS и120 Mflops.Шинный коммутатор соединяет ядро процессора с независимым процессором ввода/вывода,двухвходовой памятью и портом шины мультипроцессорной системы.

Вычислительныемодули на базе микропроцессоров ADSP-2106x выпуска ются в виде микропроцессорныхкластеров: платы с шинным интерфейсом ISA, PCI или VME содержат от 3 до 8 узлов.Производятся также мезонинные модули SHARCPAC и TRANSPAC, устанавливаемые вспециальныеразъемы материнских плат.Вычислительные модули на базе микропроцессоров SHARC используются в системах радиои гидролокации, в системах распознавания речи и обработки изображений, в средствахтелекоммуникации и медицинской диагностики.

Структура микропроцессора ADSP-2106xприведена на рисунке 1.7.7Сигнальные микропроцессоры компаний ADI и TIРис. 1.7. Структура микропроцессора ADSP-2106XМикропроцессоры ADSP-21060 содержат на кристалле 4 Мбит статической двухвходовойпамяти, которая может быть сконфигурирована для работы 16-битными (256 Кслов), 32битными (128 Кслов) и/или 48-битными (80 Кслов) словами. Вся память может бытьпроизвольно разделена на память программ и память данных.Другой представитель этого семейства - микропроцессор ADSP-21062 - отличается от ADSP21060 меньшим объемом внутрикристальной памяти (2 Мбит).Общее адресуемое пространство микропроцессора составляет 4 Гслова.

Встроенныйконтроллер внешней оперативной памяти позволяет задавать различное число генерируемыхтактов ожидания и поддерживает странич-ный обмен с динамической памятью.Интерфейс с хост-процессором обеспечивает простое соединение со стандартной 16- или 32разрядной микропроцессорной шиной. Передача данных через интерфейс осуществляетсяасинхронно, со скоростью, ограниченной тактовой частотой микропроцессора. Хостинтерфейс доступен через внешний порт и отображается в адресное пространствомикропроцессора. Четыре канала контроллера ПДП обеспечивают обмен данными икомандами через хост-интерфейс с минимальным участием процессорного ядра.Расположенный на кристалле 10-канальный контроллер ПДП обеспечивает обмен даннымимежду внутренней и внешней памятью, периферийными устройствами, хост-процессором,последовательными портами и линками микропроцессора.ADSP-21060 имеет два синхронных последовательных порта для связи с разнообразнымипериферийными устройствами.

Максимальная скорость передачи данных черезпоследовательный порт составляет 40 Мбит/с. Передача может осуществляться одновременнов двух направлениях в режиме ПДП. В процессе обмена может выполняться дополнительноепреобразование данных, такое, например, как мю- или А-компандирование. ADSP-210608Сигнальные микропроцессоры компаний ADI и TIпредоставляет разработчикам широкие возможности по созданию мультипроцессорныхсигнальных систем. Общее адресное пространство может быть разделено между несколькимипроцессорами. Обеспечивается автоматическая поддержка семафоров дляпоследовательностей операций чтение-изменение-запись в память.

Встроеннаяраспределенная шинная логика позволяет создавать системы, содержащие до 6взаимодействующих процессоров ADSP-21060 и хост-процессор. Межпроцессорноеуправление осуществляется с помощью механизма векторов прерывания. Дополнительныевозможности ввода/вывода процессору предоставляют шесть 4-разрядных линков. Линкипередают данные по переднему и заднему фронту тактового импульса, обеспечивая, такимобразом, передачу 8 бит за такт. Линки используются в мультипроцессорных системах длясоединений типа "точка-точка". Передача данных по линку может осуществляться 32-или 48разрядными словами непосредственно в процессорное ядро или, с использованием ПДПканала, во внутреннюю память.

Каждый линк содержит собственные буферные входные ивыходные регистры. Максимальная скорость межпроцессорного обмена через все линки иливнешний порт составляет 240 Мбайт/с. Загрузка микропроцессора может осуществляться изПЗУ, хост-процессора или по одному из линков.Линки микропроцессораКаждый линк Lx, х = {0, 1, ..., 5}, состоит из 4 двунаправленных линий данных LxDAT (0, 1,2, 3), а также из двух двунаправленных управляющих линий LxCLK и LxACK,обеспечивающих асинхронную передачу в режиме "запрос-ответ".Порты на противоположных концах линка настраиваются на передачу и прием, либонаходятся в третьем состоянии.Порт каждого линка может выбрать для передачи или приема один из 6 буферов.

Данныечитаются из буферов и пишутся в буферы под управлением контроллера прямого доступа впамять (ПДП) или процессора (ЦПУ). Буферы линков 5, 4, 3, 2, 1, 0 поддерживаютсяканалами ПДП 7, 6, 5, 4, 3, 1 соответственно.Контроллер ПДП программируется для работы с буфером путем задания размера буфера,начального адреса в памяти, приращения адреса, а также направления передачи.

Когдаконтроллер ПДП завершает операцию, вырабатывается прерывание, индивидуальное длякаждого из 10 ПДП-каналов.Буферы могут быть читаемы или пополняемы процессором посредством операцийчтения/записи в области памяти внешних устройств.

Если предпринимается попытка чтенияиз пустого буфера, процессор должен перейти в ждущее состояние до тех пор, пока непоступят данные извне. Естественно, при записи в заполненные буферы операция такжедолжна быть приостановлена, вплоть до появления свободного места в буфере.В приложениях, в которых задержка, вносимая контроллером ПДП, неприемлемо велика,процессор может непосредственно работать с буферами. Контроллер ПДП должен бытьпереведен в неактивное состояние.При работе линков вырабатываются следующие прерывания:••если канал ПДП активизирован, то по завершении передачи сообщения ПДПконтроллером вырабатывается маскируемое прерывание;генерируется маскируемое прерывание, если ПДП-контроллер не активизирован, апринимающий буфер не пуст или передающий буфер не полон.

По прерываниютребуется выполнение операций с буфером (чтение или запись);9Сигнальные микропроцессоры компаний ADI и TI•маскируемое прерывание, отличное от прерываний, вырабатываемых буферами,генерируется при внешнем доступе в порт линка, который не активизирован.Асинхронный "запрос-ответ"Передающий ADSP 2106х выставляет высокий уровень на LxCLK при выдаче очередногополубайта на линии LxDAT.

Изменение этого уровня используется принимающим ADSP2106x для приема полубайта. Принимающий ADSP-2106x выставляет LxACK, когда принятоочередное слово в буфер. Передающий ADSP-2106x анализирует LxACK в начале передачикаждого слова. Если требуемый уровень LxACK в этот момент отсутствует, то передача словане начинается.Передающий ADSP-2106x оставляет LxCLK высоким, если LxACK отсутствует. Припоявлении LxACK, LxCLK становится низким и начинается передача следующего слова.Принимающий буфер может заполняться, если выполняются высокоприоритетная ПДП- илицепочечная операция, при этом LxACK не выставляется. Однако сразу после завершенияПДП выставляется LxACK. Данные "защелкиваются" в принимающем буфере поспадающему уровню LxCLK.

Передача полубайта данных происходит каждый такт ADSP2106x или дважды за такт, если установлен специальный бит LCKx2.БуферыКаждый буфер состоит из внешнего и внутреннего регистров. При передаче внутреннийрегистр используется для приема данных из внутренней памяти под управлением ПДПконтроллера или ЦП. Внешний регистр используется для распаковки полубайтов для порталинка (старший полубайт следует первым). Эти два регистра формируют FIFO-очередь. Дваслова могут быть помещены в буфер прежде, чем вырабатывается сигнал "заполнено". Еслирегистр пуст, уровень сигнала LxCLK становится низким.При приеме внешний регистр упаковывает принимаемые полубайты в слова и передает ихчерез внутренний регистр в память под управлением ПДП-контроллера или ЦП.

Если ПДПконтроллер или ЦП не успели извлечь данные из внутреннего регистра и оба регистра буферазаняты, сигнал LxACK не выдается, и прием прекращается.Длина регистров настраивается программно и составляет 32 или 48 битн. Для работы с 40битными данными или командами должна устанавливаться длина регистров 48 битн.Установление соглашения по использованию линкаПрежде чем два процессора начинают взаимодействовать по связывающему их линку,должно быть определено: кто из процессоров будет передавать данные, а кто принимать. Дляэтого используется обмен маркером. При начальной установке маркер (программнодоступный флаг) устанавливается в одном из процессоров, определяя его как "хозяина"(master) линка и разрешая ему передачу.Если принимающий порт желает стать "хозяином" линка для передачи данных, он долженвыставить сигнал на LxACK (запрос данных) для текущего "хозяина" линка.

"Хозяин",используя программный протокол, определяет, когда приходит подтверждение данных, акогда запрос на получение маркера.Если "хозяин" решил передать маркер, он посылает обратно определенный пользователем вкачестве маркера идентификатор и сбрасывает собственный маркер. Одновременно ведомыйпроцессор проверяет полученные данные и, если в них содержится необходимое слово, то онустанавливает свою метку, переходя в состояние ведущего процессора.10Сигнальные микропроцессоры компаний ADI и TIЕсли полученные данные не содержат необходимого идентификатора, то ведомый процессордолжен понять, что ведущий начинает новую передачу данных.Ведущий процессор может также запросить получение данных с помощью программногопротокола путем посылки маркера без получения запроса по LxACK.Контроллер ПДП и порты линков передают данные между собой с помощью того же самогопротокола ("запрос-подтверждение"), который используется всеми портами ввода/вывода.Интерфейс с хост-компьютеромИнтерфейс позволяет с минимумом дополнительного оборудования подключаться кстандартным 16- или 32-разрядным микропроцессорным шинам.

Характеристики

Список файлов учебной работы