ЦСП Analog Devices и Texas Instruments (1015495), страница 8
Текст из файла (страница 8)
В дополнение к процессорному ядру на кристалле размещены:••••контролер обмена (ТС - Transfer Controller) - интеллектуальный контроллер ПДП,поддерживающий интерфейс с DRAM и SRAM;видеоконтроллер (VC - Video Controller);порт тестирования и отладки - JTAG;50 Кбайт SRAM.Выпускается также упрощенный вариант микропроцессора TMS320C82, который отличаетсяменьшим объемом памяти, количеством сигнальных процессоров ADSP (2), отсутствиемвидеоконтроллера и, соответственно, меньшей стоимостью.Структура процессора изображена на рисунке 2.9.Рис. 2.9. Структура микропроцессора TMS320C8XСуммарная производительность TMS320C80 на регистровых операциях достигает 2 млрдRISC-подобных команд в секунду. Благодаря столь высокой производительности TMS320C80может заменить при реализации ряда приложений более 10 высокопроизводительныхсигнальных микропроцессоров или универсальных микропроцессоров, выпускавшихся до егопоявления.Приведем технические характеристики TMS320C80:•••••тактовая частота 40 или 50 МГц;производительность свыше 2 млрд операций в секунду;64-разрядный контроллер обмена с динамическим конфигурированием шины на обмен64-, 32-, 16- и 8-разрядными словами;режим ПДП к SRAM, DRAM;пропускная способность шины памяти - 2,4 Гбайт/с при передаче данных и 1,8 Гбайт/спри передаче команд;38Сигнальные микропроцессоры компаний ADI и TI••••объем адресного пространства - 4 Гбайт;поддержка до 4 внешних прерываний; П напряжение питания 3,3 В;около 4 млн транзисторов на кристалле;технология производства КМОП 0,5 мкм.Архитектура микропроцессора TMS320C80Архитектура процессора TMS320C80 относится к классу MIMD - множественный потокданных, множественный поток команд.
Входящие в состав TMS320C80 процессорыпрограммируются независимо один от другого и могут выполнять как разные, так и однуобщую задачу. Обмен данными между процессорами осуществляется через общуювнутрикристальную память, доступ к которой обеспечивает матричный коммутатор(Crossbar), выполняющий также функции монитора при одновременном обращении к одномусегменту памяти нескольких процессоров.Рассмотрим подробнее архитектуру процессоров, входящих в состав TMS320C80.Архитектура главного процессораГлавный процессор - это вычислительное устройство с RISC-архитектурой и встроеннымсопроцессором для выполнения операций с плавающей точкой. Подобно другим процессорамс RISC-архитектурой, МР использует команды загрузки/сохранения для доступа к данным впамяти, а также выполняет большинство целочисленных, битовых и логических команд надоперандами в регистрах в течение одного такта.Вычислитель с плавающей точкой (FPU - Floating Point Unit) конвейеризирован и позволяетвыполнять операции над данными как с одинарной, так и с двойной точностью, совмещая вконвейере операции умножения, сложения с накоплением, загрузки и сохранения результата.FPU использует тот же регистровый файл, что и устройство целочисленной и логическойобработки.
Производительность устройства составляет около 100 Mflops. Специальныймеханизм отметок (Scoreboard) фиксирует занятость регистров и обеспечивает ихбесконфликтное использование.На рисунке 2.10 приведена структура главного процессора.39Сигнальные микропроцессоры компаний ADI и TIРис. 2.10. Структура главного процессораОсновными компонентами МР являются:••••••••••регистровый файл, состоящий из 31 регистра (32-разрядного);барабанное устройство сдвига (Barrel Rotator);генератор маски;таймер;целочисленное АЛУ;управляющий регистр;4 аккумулятора с плавающей точкой двойной точности;умножитель с плавающей точкой;сумматор с плавающей точкой;контролер кэш-памяти.Объем каждого из внутрикристальных кэшей МР для команд и данных равен 4 Кбайта.Управление кэш-памятью осуществляет входящий в состав МР контроллер.МР может обслуживать до четырех внешних прерываний.
Запрос на обслуживание трех изних должен иметь форму импульса, а для одного - передача управления процедуре обработкиосуществляется по изменению уровня напряжения.40Сигнальные микропроцессоры компаний ADI и TIДля различных схем распараллеливания обработки в рамках микропроцессора МР можетиспользоваться как управляющий или как универсальный арифметико-логический играфический процессор.Набор инструкций МР включает в себя:•••••••••••••арифметические операции;логические операции;операции сравнения;операции с плавающей точкой;арифметические преобразования;векторные арифметические операции;векторные операции умножения/накопления;векторные операции преобразования;векторные операции умножения/накопления с удвоенной точностью;операции ветвления и переключения контекста;команды управления;команды чтения/записи ОЗУ;команды сдвига.Архитектура ADSP-процессоровАрхитектура ADSP-процессоров TMS320C80 оптимизирована для приложений, связанных собработкой 2- и 3-мерной графики, видеоизображений и звука.
ADSP может выполнять заодин такт одновременно операцию умножения, арифметико-логическую операцию(например, сдвиг-суммирование) и два обращения к памяти. Внутренний параллелизм ADSPпозволяет обеспечить на некоторых алгоритмах быстродействие свыше 500 млн операций всекунду.ADSP манипулирует 32-разрядными словами, а разрядность команд составляет 64 бита.Процессор использует прямую, непосредственную и 12 видов косвенной адресации.Архитектура ADSP характеризуется следующими параметрами:••••••3-этапный конвейер;44 доступных пользователю регистра (10 адресных, 6 индекса, 8 данных, 20 - прочих);32-разрядное 3-входовое АЛУ; О репликатор битов;два адресных устройства;32-разрядное устройство барабанного сдвига; О генератор масок;блок условных операций (для сокращения времени выполнения переходов).Структура ADSP-процессора показана на рисунке 2.11.41Сигнальные микропроцессоры компаний ADI и TIРис.
2.11. Структура ADSP-процессораНа рисунке обозначены:••A/S - блок выравнивания/расширения знакового разрядаRepl - репликатор.Контроллер обменаКонтроллер обмена управляет операциями обмена процессоров и памяти как внутрикристалла (через коммутатор), так и вне кристалла, с использованием входящих в его составинтерфейсных схем, поддерживающих все распространенные стандарты памяти (DRAM,VRAM, SRAM) и обеспечивающих возможность динамического изменения разрядностишины от 8 до 64. Используя приоритетную дисциплину обслуживания запросов к памяти в42Сигнальные микропроцессоры компаний ADI и TIрежиме ПДП, контроллер обмена позволяет выполнять обмен данными, не прерываявычислений со скоростью до 400 Мбайт/с.Контроллер обмена поддерживает линейную и координатную адресацию памяти дляэффективного выполнения обмена при работе с 2- и 3-мерными графическимиизображениями.ВидеоконтроллерыДва расположенных на кристалле микропроцессора TMS320C80 видеоконтроллера обладаютвозможностью захвата и отображения видеоинформации в режимах как вертикального, так игоризонтального сканирования.
Режимы захвата/сканирования могут устанавливаться длякаждого из контроллеров независимо.Области применения микропроцессора TMS320C80Области применения микропроцессора гораздо шире тех, что обозначены его названием.Процессор нашел свое применение в системах: обработки мультимедийной информации,видеоконференцсвязи, обработки 2- и 3-мерной графики, моделирования виртуальнойреальности, передачи данных.2.10 Микропроцессоры семейства TMS320C6XНовое семейство процессоров ЦОС компании Texas Instruments - TMS320C6x - включает всебя процессоры как с фиксированной, так и с плавающей точкой.
Первый представительданного семейства TMS320C6201 оперирует с данными только в формате с фиксированнойточкой.На тактовой частоте 200 МГц микропроцессор имеет производительность до 1,6 млрдопераций в секунду. Областями его применения являются:•••••••беспроводные системы передачи данных;средства удаленной медицинской диагностики;базовые станции мобильной связи;модемные пулы и серверы удаленного доступа;xDSL и кабельные модемы;многоканальные телефонные платформы, офисные коммутаторы, системы речевойпередачи сообщений;мультимедийные системы.TMS320C6201 помимо процессорного ядра содержит:••••••1 Мбит внутрикристальной памяти (512 Кбит для программы, 512 Кбит для данных);32-битный интерфейс внешней памяти, поддерживающий стандарты памяти SDRAM,SBSRAM, SRAM;два последовательных расширенных буферизированных порта;16-битный порт центрального процессора;два канала доступа к памяти данных с возможностью начальной загрузки;генератор интервалов времени.43Сигнальные микропроцессоры компаний ADI и TIПостроенный в соответствии с разработанной компанией Texas Instruments архитектуройVelociTI, процессор С62хх - первый из сигнальных VLIW-процессоров, использующий дляповышения производительности параллелизм уровня команд.Структура микропроцессора TMS320C6201 приведена на рисунке 2.12.Рис.
2.12. Структура микропроцессора TMS320C6201Процессор TMS320C6201 состоит из трех основных частей: центрального процессора (ядро),периферийных устройств и памяти.Ядром TMS320C6201 является VelociTI VLIW-процессор с 8 функциональными модулями,включая 2 умножителя и 6 АЛУ. Модули взаимодействуют через два регистровых файла,содержащих по 16 32-разрядных регистров. ЦП может выполнять до 8 команд за один такт.Программный параллелизм выявляется на этапе компиляции, анализ зависимости по даннымаппаратными средствами на стадии выполнения не производится. Код выполняется нанезависимых функциональных устройствах в последовательности, задаваемой программой.В процессоре используется упаковка команд, сокращающая размеры кода и время выборкикоманд.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
