Для студентов СПбПУ Петра Великого по предмету Теория дискретных устройствОзнакомление с языком VerilogОзнакомление с языком Verilog
2024-02-272024-02-27СтудИзба
Лабораторная работа: Ознакомление с языком Verilog
Описание
Программа работы
- На языке Verilog описать параметризируемый модуль умножения (без знака), включающий в себя 2 регистра на входах и 1 регистр на выходе данных (реализовать на базе одного параметризированного регистра) и умножителя (параметризируемого).
- Параметр W – разрядность входов и выхода (базовая разрядность входов данных – 4, выхода – 8 бит).
- Посмотреть синтезированную пакетом QII схему (RTL Viewer и State Machine Viewer).
- Запустить Design Assistant и добиться отсутствия ошибок.
- Осуществить функциональное моделирование.
- Назначить выводы СБИС
Характеристики лабораторной работы
Предмет
Учебное заведение
СПбПУ Петра ВеликогоПросмотров
1
Качество
Идеальное компьютерное
Размер
112,09 Kb
Список файлов
Ознакомление с языком Verilog7.docx
![Картинка-подпись](https://s.studizba.com/z.php?f=/uploads/fotos/podpt_90043_47907.jpg&w=1632&h=400&t=1")
Все деньги, вырученные с продажи, идут исключительно на шаурму
tddd
27 февраля 2024 в 11:37
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
