В.С. Мельников, А.В. Щеглов - Методические указания к курсовой работе, страница 3

2.2. Сигнал УСЧИТ образуется путем задержки сигнала СТРОБ на максимально возможное время Формирования выходного кода. Оно зависит от выбранной элементной базы. Лля построения сумматоров ЮМ( и 5М2 воспользуемся микросхемой К155ИМЗ (4-разрядный оумматор), а для построензя суммзтора5М- мвкросхемзми КХ55ИЬИ, К155ИМ2 (К155ИМ2 — 2-разрядный сумматор).

Задерзка в формировании выходного свгнэла зтимз сумматорами составляет не более 40 нс. в(о4 Рис. 2.3 Рис. 2.2 Преобразователв кодовПРЛ являются нестандартными устройствами. Анализ показывает, что иопользование логических элементов (элементов с "жесткой" структурой) приводвт к очень обьемной реалззаплв. Возникает мысль об использования прогрзммвруемых структур — электрически программлруеми постоянных запоызнахылх уотройств (ППЗУ) или программируемых логлческвх матрац.

Первая структура более доступнаг поэтому будем использонать мвкроохему КР556РТ4, изобрзженную на рвс. 2.3. Эта микросхема совместима о ТТЛ-элементамв (ТТЛ - транзвоторно-транзлоторная логика) я обеспечивает задержку не более 70 но.

Программирование этого ППЗУ будем проводить по таблвце астинностя функцав преобразованвя 8-разрядного кода в 4-разрядный (табл. 2). Таблица 2 Проектируемое устройство строится на вооьмл корпусах микро- схем, Оно может лспользоватьоя в системах, в которсс допуотлыое время формирования выходного иода не превышает 150 нс: дейотввтель- но, задержка ыходного кода т'= 'Г(ПОЗУ) +Г(5М(ЛМ2) + Г(5И) *7(КР55б РТЙ+ ЦКУ55ИИ5)+ +Т'(К(55ИМЗ~ К(55ИМЦ = 70+ФО~ФО =ЮО юс. Преобразователь на стандартных логических элементах может быть построен вз двух 4-битовых преобразователей я 3-разрядного оумыатора. Если ХО, Х1, Х2, ХЗ - бити 4-резрядного поля входного слова, У О, У1, У 2 — биты выходного слова 4-битового преобразовате- ля, опредеаппнего двоичный позиционный код числа единиц поля вход- ного слова, то, рассматривая УО, УХ, Х 2 как логвчеокве Функцэл пе- ременных ХО, Х1, Х2, ХЗ, получим следупзие логвческве эыразянвя выходов преобразователя для реалвзацив на элементах И-НЕ и ИСЯЮ- ЧАХ(ЛЕЕ ИЛИ (ъа(2): 'л0= 407поа.2 М(тааА2 4Г гтзас~,45, ~(=(ж ((2(45)((40(Я( (2)IУОт(46Я УОИ7/МЖ~, 14 16 Преобразователь на воаемь разрядов, поатроенный кз двух 4-битовых преобразователей на элеиентах К155ЛН1 ° К155ЛП5, К15ЫА4, К155ЛА2, К15ЫА1, К155ИМЗюаодерккт двенадцать корпуаов вмеато одыого корпуса ППЗУ.

2.3. РЕГИСТРОВАЯ РЕАЛИЗАПИЯ УСТРОЙСТВА Комбннацконввя реалнзацзя разрабатываемого устройатва вмеет крупный недостаток — объеы уотройатва раатет процорцвонелъно длнне входного кода. Поэтому целесообразно комбннацнонную реалнзэцэю праыенять п1ш длине када не более 32 бвт. В ряде практнчеакэх случаев прюсюоднтая подачвтывать чноло еднннц в многоразрядных словах, дллна кото1шх заранее не определена. Отаюда следует, что преобразователь "чкола единиц" в двовчный позиционный код должен бить более гнбкли, болев унаэераальным. В основу поатроення регватрового варнанта устройства половим лдею преобразавазвя параллельного када в последовательный с пооледующим счетом числа едвннчных снмволов.

Такое преобразованне должно ыачннатъся а момента прихода входного кода н скгнэла СТРОБ н эаканчнватъая моментом окончання счета единичных авмволов о генерзцней кипульса ачлтыванвя. Танки образом, задача преобрэзовэння раападается на две подзадачи: преобразование параллельного кода в пооледователъный а получение виходного кода а форынрованнем УСЧИТ. Первая подзадача решается двумя путями: первый соатонт в нсполъзованвн мультвплекаора, второй - адвнгового регнстра.

Первый ва1шант требует фнкаацнн входного кода на вае время преобразованая. Второй вариант якюяется более уннверозльным. Лля его реэлвэацнн доататочно выатэвнть входной кад А (1: 321 на вреия ангызла СТРОБ. В учебном поаобнн рассмотрим только второй вариант, хотя первый варвант такке представляет ннтереа л может быть проработан в кураовай работе как алътернатввный вариант. Вторую подээлачу - формнрованне выходного кода — можно решить лнбо путем ооэдэння детермзннрованной поаледовательноатв управляюшвх ангналов одвнга всех разрядов'кода через выходной разряд регнатра, либо форюнрованнем признака очншення регнатра от единичных анмволов в процеаае адвага. Первый ва1шант потребует уотзновкн дополннтельыого ачетчнка циклов, второй варнант — введения схеиы анализа содерзвмого регнстра на нулевое значенне. Прн неаколько большвх затратах второй варюант обеапечнвает в среднеи более биатрое преобразовенне, поскольку последнне нули кода преобразованню не падвергеютая.

Прнмеи второй ва1аант определения конца преобрзэоза- 16 нвя в качестве рабочего, тогда, естеатвенно, п1шмененне одввгового регнатра становвтоя обязательным. 2.3.1. а емы алга тиа н соа ен е апе о о опа Схема влгорнтма преобразованвя по выбранному варнэнту нзображена на рна. 2.4.

Соатавни соответатвующее ей операцаонное опнсанне аннтезнруемого устройства ААюеаж (1шс. 2.5). В теле процедурю мвкрспрограимн у переменных РГК н СЧЕ опущено поле разрядноатк. В этом случае его значение берется кз раздела опноа- Ееть нзя переменных мнкроцрогрэммы. Под РСйсл '~ююкюэ~ воздейатвнеи авгнала УСЧИТ не выпол- я няется нзкакой операции. Этот факт ю~1Егюю юшз отсбракаетая запксью свивала волед за овмволои ":", что равноанльно введенлю пустой инкрооперацнн, НЕт 1 Анализ мвкропрограииы показывает, что снгнаюы УЗАП к УН экввва- ~ЬюиУ~~Лю лентны н нх можно заменять одним ангыэлом УЗП: УЗП = УЗАП = УН. Проверку на ноль содержвмого регистра ЕЛЬЮ Р1юЮ РГд можно оаушеатвнть с помощью опе- юнвюю улюус ьюю р~ ~и(у~ прв): Ж РЯ = ~I РГ~ (1~=4 РГД (1юй2~. Рка.

2.4 юн Текат мзкрапрагрэииы, учнтынакщнй вышесказанное, предатавлен на рлс. 2.6. 2.3.2. Ра отка о ельней схемы ст атва Функциональная схема операционного автомата, составленная з соответствии с микропрограммой 2, нзобрэжена на рис. 2.7. 1п, М с"с (и щл ~ й еру угс м ~ лгеот .мГ уй -м о он+о~ =а8~Я Рио. 2.'? сч Й и ю о м ° м Р~ ..В ~83 -ч ЫХ о И н "6 Рч щ л о ц и ( Ведачя. решаемые управляющем автоматом, достаточно просты: он генерирует управляющие сигналы сдвига уСдВ до момента поянления признака обнуления Р2, после чего формирует импульс считынания УСЧИТ. УА может быть построен кек с жесткой логикой, так и с прог(аммируемой логикой. Раоомотрим оба способа реализации. Управляющий автомат о жеоткой логикой 7Я,Я з нес о от +о( раба И о щ н о и н 3~дР ~ЕЛ о-йе' ~ЦК Вм 13~3",ее Я ~О м м ФТ Ю Ф 18 18 УА с жесткой логикой реализуетоя либо в виде классического конечного автомата, либо в ваде раопределителя импульсов.

Конечный автомат может быть поотроен и как автомат Мура, и как автомат Мили. Построение графов переходов и выходов УА осуществляется на основании отмеченных граф-схем алгоритмов (153. На рис. 2.8 построены граф-схемы алго1щтмов для автоматов Мура (а) и Мили (б), ооответствующие микропрограмме 2 на рис.2.6 и учитывавцие тот факт, что сигналы УСЧ я УСДВ являются оовместными. Метки г2; отображаются в состояния автоматов, условия Р1, Р2, РЗ определяют значения входных сигналов, а упранляющие сигналы — значения ныходных оигналов автоматов. Грача переходов для автоматов Мура и Мяли, полученные из граф-схем алгоритмов, изображены на рис.

2.9,а и б. Будем строить УА как автомат Мили, поскольку он имеет толь- ко два состояния и реализуется на одном триггере. В качестве по- Управляющий автсаай с прогсемм~~йейой логикой Составим каноническую форму млкропрограммы свнтезлруемого операционного уотройства с учетом зквввелентности овгыалов УЗАП, УН и совместимости сигналов УСЧ, УСПВ в виде табл.

4. Таблица 4 Рвс. 2.8 й мзл в ф Ъуслв лп.ру Рвс. 2,9 В случае принудительной адресация строки 4 в 8, 6 и 7, 8 в 9 мозно объединять. Тогда каноническая форма операционного спасания будет на три строки короче (табл, 5). Рис. 2.10 20 оледнего возьмем Л-трыггер. На основанни таблицы переходов н ныхо- дов УА (табл. 3) после доопределенвя запрещенных комбвнацвй полу- чая Функцию возбулденвя трнггера н вырзяения для управляющзх онгЮюР~ 4о ~-РЕ Я, Ю/7=РУ Я, УСУ=УСДЮ РЯ (2.1) УСУит = т.а, УСДЮ = Р2 (~.

Функциональная схема УА приведена на рнс. 2.10, сигнал СБРОС является установочным н формлруется прн включения латаная нлн от кнопки. Таблица 5 Таблвца 7 Формат команды с принудительной адресацией имеет ввд (12~ УЗП УСЧ УС УСЧИТ ХРХ ХР2 ХРЗ А2 АХ АО Хля естественной адресации имеется два формата мвкрокоманд (12) 0 УЗП УСЧ У УСЧИТ 1 ХР1 ХР2 ХРЗ АЗ А2 А1 АО Первый разряд формата макрокоманд| УА с естеотвенной адресацией определяет првзнак макрокоманды: 0 — операционная микрокоманда, 1 - укравляищая микроисманда. Учвтывея, что табл.

4 дает каноническое опиоаняе микропрограммы для УА а естественной здреоацвей, получаем кодовые выраженля мвкропрограмм для УА с естественной здреоацией (табл. 6) в с првнудвтельной 'адресацией (табл. 7); Таблица 6 Из сравнения табл. 6 и 7 следует, что для хранения микропрограммы с естественной адресацией требуетоя 80 бит, а для УА с принудительной эдресацкей— 70 блт. Таким образом, реа- лн~~я:~/ э е |й лизация УА с принудительной адресацией в нашем случае более желательна. На рис. 2.11 изображена функциональная схема УА с принудительной адресацией. Управляююле свгналы формируются региотром микрокоманды (РМК), в кото)ий мвкроксманда переписывается яз ПЗУ микрокоманд по адресу, находящемуся в счетчике адреса (СЧА). Регистр РМК тактируетсн последовательностью 2;, а счетчик адреса СЧА - после- Рис.