Отзыв ведущей организации (Блоки динамического предсказания переходов высокопроизводительных суперскалярных RISC микропроцессоров ответственного применения)

18331, Миаа 1к Изноем, 31 тм. 11Щ 133-33-31, 133-33.13, 1334 -13, 133-И-33 Вашпв1пепжл фмс 11Щ 1334343 вввлп80%.% %П0 1ИНИ1 01ГН 1ИЛВЗНДИ И%6П11 1ПНИИН1ПЯ1И1 е и УТВЕРЖДАЮ Заместитель генерального директора по науке — направление «Архитектура вычислительных р технических наук, отрудник, заслуженный Владимир Марткович 2018 г. ОТЗЫВ ВЕДУЩЕЙ ОРГАНИЗАЦИИ на диссертационную работу Барских Михаила Евгеньевича «Блоки динамического предсказания переходов высокопроизводительных суперскалярных К1БС микропроцессоров ответственного применения»„ представленную на соискание ученой степени кандидата технических наук по специальности 05.13.05 — «Элементы и устройства вычислительной техники и систем управления» Актуальность темы диссертационной работы.

Диссертация Барских М.Е. посвящена разработке блока динамического предсказания условных переходов, оптимизированного для использования в составе В1ЯС- микропроцессоров, а также развитию методов проектирования сложнофункциональных блоков. Команды ветвления в программе, выполняемой процессором, создают зависимости по управлению, определяя порядок выполнения инструкций в конвейере.

Инструкции, зависимые от условий перехода, не могут запрашиваться до тех пор, пока не будет вычислено данное условие, вызывая простои конвейера и снижая общую производительность микропроцессора. Увеличение производительности микропроцессоров отечественной разработки, а также развитие методов их проектирования является актуальной научно-практической задачей и соответствует тем целям, которые стоят перед отечественной промышленностью в рамках программы импортозамещения. Цель и задачи диссертации. Целью диссертационной работы является разработка блока динамического предсказания условных переходов, оптимизированного для использования в составе К1ЯС-микропроцессоров с архитектурой КОМДИВ, а также развитие методов проектирования сложнофункциональных блоков. Для достижения поставленной цели соискателем были решены следующие задачи: 1.

Проведен анализ алгоритмов и схем динамического предсказания ветвлений, известных из литературы и используемых в современных процессорах, 2. Разработан метод блочного тестирования моделей цифровых СБИС, и усовершенствован маршрут проектирования. 3. Разработан блок динамического предсказания условных переходов, содержащий стек возвратов. Для получения максимального эффекта от его использования перепроектирован механизм запроса инструкций из кэшпамяти. 4. Создана методика валидации сложнофункциональных блоков на примере модели блока динамического предсказания. 5.

Разработана методика оптимизации сложнофункциональных блоков для использования их в составе микропроцессора с определенной микроархитектурой или для заранее определенных заданных пользователей. 2 Содержание диссертации. Общий объем работы составляет 177 страниц. Текст содержит 84 рисунка и 9 таблиц, Список литературы содержит 104 наименования. Приложения включают в себя копии четырех патентов РФ на изобретения, копии четырех актов о внедрении результатов диссертации. Во введении сформулированы актуальность темы, цель и задачи работы, положения, выносимые на защиту. Первая глава посвящена литературному обзору, в которой автором проанализирован большой объем литературы по теме методов динамического предсказания переходов и точности их работы. Рассмотрены схемы предсказаний, использующиеся в коммерческих процессорах. На основе полученной информации были сделаны выводы о применимости тех или иных алгоритмов, выбранных для реализации схемы предсказаний.

Во второй главе рассматриваются методики тестирования и функциональной верификации, средства анализа производительности, а также маршрут проектирования, применяемый в ФГУ ФНЦ НИИСИ РАН. Соискателем предложен метод блочного тестирования, заключающийся в использовании тестового окружения и поведенческих моделей блоков на языке описания аппаратуры Буз1етУег11од. Данный метод объединяет в себе возможности генерации случайных, но с заданными ограничениями, воздействий на тестируемый блок с возможностями использования объектноориентированного программирования для построения многоуровневой поведенческой модели и с высокой скоростью моделирования.

Автором сформулированы критерии применимости предлагаемого метода. На основе проведенного анализа обосновывается необходимость дополнительных мер: валидации и доказательства корректности работы разрабатываемого блока. Для этого автором предложена методика валидации, определены критерии выбора параметров для валидации, и выбраны эти параметры. Третья глава описывает практическую часть процесса проектирования блока динамического предсказания условных переходов. В ней приведены требования к блоку предсказания со стороны буфера инструкций и конвейера процессора, описана архитектура блока и его составные части, обоснованы временные характеристики работы блока предсказания. Автором подробно описаны детали работы блока предсказания: процедура расчета целевого адреса перехода, чтение и обновление памятей истории выполнения переходов, использующихся для предсказания, стек возвратов, организация очереди предсказаний, Для блока работы с памятями приводятся временные диаграммы, согласующие запрос инструкций с чтением памятей и записью в них обновленных данных от ранее выполненных инструкций ветвления.

Четвертая глава посвящена вопросам тестирования и валидации разработанного блока. Основной упор делается на определение качества тестирования, которое оценивается по полноте функционального покрытия. Для целей ответственного применения приведено описание тестирования как на контрольных задачах, предоставляемых заказчиками, так и с использованием САПР формальной верификации. Так, автором доказывается отсутствие со стороны разработанного блока предсказания не снимающихся остановок, которые могут блокировать конвейер процессора и привести к его зависанию.

Валидация блока предсказания проведена по предложенной во второй главе методике. Полученные данные были проанализированы и сравнены с известными из открытых источников. Для микропроцессоров 1890ВМЗЯ и 1890ВМ9Я приведено сравнение скорости исполнения процессором выполняющихся и не выполняющихся инструкций перехода по сравнению с первой реализацией в 1890ВМбЯ.

Пятая глава описывает проведенную автором процедуру оптимизации разработанного блока предсказания и оценку возможности снижения аппаратных затрат. Оптимизация проводилась на тестах ЯРЕ С2000 и БРЕС2006, что дает репрезентативный результат при оценке качества 4 реализации блока. Анализ потери точности предсказания и падения при этом производительности позволяет принимать обоснованные решения по уменьшению аппаратных затрат в случае необходимости. В целом текст диссертации обладает внутренним единством и содержит новые научные результаты.

Разделы, посвященные обзору и анализу существующих решений, содержат ссылки на литературу. Положения, выдвигаемые на защиту, достаточно хорошо обоснованы, что свидетельствует о личном вкладе автора. В заключении в краткой форме приведены результаты исследования и эксперимента. Публикации и содержание автореферата. Основные результаты, полученные в ходе работы над диссертацией, докладывались на ежегодных Научных сессиях МИФИ, конференциях «Проблемы разработки перспективных микро- и наноэлектронных систем», семинарах ФГУ ФНЦ НИИСИ РАН, зарубежных ежегодных конференциях Сас1епсе.

По теме диссертации автором опубликованы 15 работ, в том числе б статей в научно-технических журналах из перечня ведущих периодических изданий ВАК. 2 работы опубликованы без соавторов. По результатам работы оформлено 4 патента РФ на изобретение. Научная новизна диссертации заключается в следующем: 1. Усовершенствована процедура функционального тестирования с использованием случайной генерации тестовых воздействий на блок, управляемый функциональным покрытием, 2. Создана методика валидации разрабатываемого блока предсказания ветвления и доказательства корректности его работы, 3. Разработана методика оптимизации сложнофункциональных блоков для использования в составе процессора заданной микроархитектуры.