Диссертация (Транзисторный регулятор бездатчикового бесколлекторного двигателя постоянного тока на базе вычислителя потокосцеплений), страница 13
Описание файла
Файл "Диссертация" внутри архива находится в папке "Транзисторный регулятор бездатчикового бесколлекторного двигателя постоянного тока на базе вычислителя потокосцеплений". PDF-файл из архива "Транзисторный регулятор бездатчикового бесколлекторного двигателя постоянного тока на базе вычислителя потокосцеплений", который расположен в категории "". Всё это находится в предмете "технические науки" из Аспирантура и докторантура, которые можно найти в файловом архиве МАИ. Не смотря на прямую связь этого архива с МАИ, его также можно найти и в других разделах. , а ещё этот архив представляет собой кандидатскую диссертацию, поэтому ещё представлен в разделе всех диссертаций на соискание учёной степени кандидата технических наук.
Просмотр PDF-файла онлайн
Текст 13 страницы из PDF
Усовременных прецизионных компараторов этот параметр достигает 5 мкВ [83]. Приусловии хорошей помехозащищенности устройство на базе таких интегральныхсхем может сравнивать сигналы амплитудой всего лишь 50 мкВ.Функциональная схема ОПП представлена на Рисунке 3.22.Рисунок 3.22 – Функциональная схема ОПП.108Сигналы вычисленных псевдо-ЭДС фаз E`A, E`B, E`C подаются на входыпрецизионныхвыпрямителей(элементы1,2,3).Выпрямленныесигналыскладываются сумматором 4.
ФНЧ 5 сглаживает пульсации напряжения и подаетего на сумматор 6. Элемент 7 – источник опорного напряжения, с которымсравнивается выход ФНЧ. На выходе триггера Шмитта (элемент 8) появляетсясигнал высокого уровня при превышении опорного уровня выходной величинойФНЧ. Соответственно в этот момент система может начинать работу поинформации, получаемой с ВБ. Результаты моделирования работы блока ОППпредставлены на Рисунке 3.23.Рисунок 3.23 – Результаты моделирования ОПП.Из представленных графиков видно, что как только сигнал на выходе ФНЧ(V(LPF_out)) становится больше напряжения уставки (V(ION)), на выходе ОППпоявляется разрешающий сигнал перехода на коммутацию по псевдо-ЭДС(V(OPP_out)).3.6.Блок ограничения токаБОТ предназначен для ограничения токов, протекающих по силовым цепямэлектропривода в штатных и аварийных режимах работы.
Токоограничение можнореализовать несколькими способами в зависимости от того, где располагаетсятокоизмерительный узел.1091)Датчики тока измеряют токи фаз (используются те же, что передаютинформацию вычислительному блоку). В этом случае при превышении значенияуставки выдается сигнал на отключение транзисторной стойки фазы либо всехтранзисторов инвертора. При этом организуется так называемый «классическийтоковый коридор» за счет того, что датчик стоит в цепи с неразрывным током.2)Один датчик тока располагается в эмиттерной цепи моста инвертора итаким образом измеряет полный ток силовой части привода. В этом случаеорганизуется «квазитоковый коридор».И в том и в другом случае функциональная схема токоограничительного узлабудет одинаковой. Эта схема приведена на Рисунке 3.24.Рисунок 3.24 – Функциональна схема токоограничителя.При превышении абсолютным значением тока (фазы, либо общим),полученного с помощью прецизионного выпрямителя (элемент 1) некоторогозначения уставки, задающегося источником опорного напряжения (ИОН, элемент3), на выходе триггера Шмитта появляется сигнал на закрытие силовых ключейинвертора.Режимтоковогокоридора(«классического»или«квази-»)обеспечивается за счет наличия гистерезисной характеристики триггера.
При этомширина этого коридора зависит от настроек напряжения срабатывания иотпускания.Результаты моделирования режима токоограничения с классическимтоковым коридором представлены на Рисунке 3.25. Пороговые напряжения110триггера Шмитта настроены таким образом, что значение тока, при которомвыключается стойка равно 15А.
Сигнал запрета коммутации снимается при токефазы, равном 10,75А.Рисунок 3.25 – Результаты моделирования БОТ.На верхнем графике представлена зависимость тока фазы А от времени. Нанижнем – сигналы с БОТ, которые запрещают коммутацию фазы А. Видно, чтозначение тока не выходит за пределы «коридора», образованного порогамисрабатывания и отпускания триггера.3.7.Регулирование и стабилизация частоты вращения БДПТ3.7.1. Способы регулирования частоты вращения бездатчиковогоБДПТ.Частота вращения БДПТ с ПМ определяется следующим выражением:UфR IKф,eгде U ф – среднее значение напряжения, подаваемого на фазы;(3.11)111Iф– среднее значение тока фазы.В соответствии с выражением (3.11), частоту вращения БДПТ можно регулироватьдвумя способами:изменяя среднее значение напряжения питания фазы;изменяя среднее значение тока фазы.ПредложенаструктурнаясхемарегулятораБДПТ,обеспечивающаярегулирование по первому способу.
Она представлена на Рисунке 3.26. Всеобозначения соответствуют Рисунку 2.23.Рисунок 3.26 – Структурная схема регулятора БДПТ. Регулирование среднегозначения напряжения фазы.Значение управляющего напряжения UУПР задает коэффициент заполнения ШИМ.За счет того, что выходные импульсы ШИМ-модуля подаются на элемент «И»вместе с сигналами управления транзисторами инвертора, регулируется среднеезначение напряжения фазы.3.7.2.
Стабилизация частоты вращения бездатчикового БДПТ.В предыдущем пункте были рассмотрены параметры, влияющие на частотувращения БДПТ. Их отклонения от номинальных параметров являются112возмущающимивоздействиями,влияющиминачастотувращениявала.Предложена структурная схема регулятора БДПТ, реализующая принципуправления по возмущению. Схема изображена на Рисунке 3.27.ИОН – источник опорного напряжения; В – выпрямитель; К1, К2 – усилители(остальные обозначения как на Рисунке 2.23)Рисунок 3.27 – Структурная схема регулятора бездатчикового БДПТ состабилизацией частоты вращения.Напряжение питания инвертора измеряется и сравнивается с эталонным.Получившийся сигнал ошибки усиливается и подается на сумматор, гдескладывается с управляющим напряжением.
Коэффициент усиления K1 равенпостоянной противо-ЭДС двигателя (Ке). Тогда любое отклонение UП отноминальногозначениябудеткомпенсированозасчетрегулированиякоэффициента заполнения импульсов ШИМ (kз). При увеличении UП kз113уменьшается и, вследствие этого, уменьшается величина U ф . При уменьшенииUП за счет повышения kз повышается U ф.Компенсация изменений тока фазы реализуется по такому же принципу.Значение тока, полученное с помощью датчика тока фазы, выпрямляется иусиливается элементом K2, причем K2 = Rф. При повышении нагрузки растет I ф ,что приводит к увеличению kз.
Понижение нагрузки приводит к обратномуэффекту.Предложенный способ стабилизации частоты вращения реализуется безобратной связи и поэтому проблем устойчивости системы не возникает.114Выводы1.Разработанныефункциональныесхемыблоковбездатчиковогорегулятора БДПТ на базе вычислителя потокосцепления позволяют на их основесоздать ряд схемотехнических решений и имитационных моделей.2.Результаты компьютерного моделирования имитационных моделей ВБв пакете программ OrCad 9.2 позволяет сделать вывод о работоспособностипредложенных способов вычисления сигналов потокосцеплений и псевдо-ЭДС.3.позволяетРезультаты компьютерного моделирования имитационной модели БОТсделатьвыводоработоспособностипредложенногоспособаограничения тока с формированием токового коридора.4.Компьютерное моделирование имитационной модели БРСУ на основеаналоговых компонентов показывает работоспособность предложенного методаформирования последовательности сигналов коммутации путем сравнения псевдоЭДС фаз.5.Предложенныеструктурныесхемырегуляторапозволяютрегулировать частоту вращения бездатчикового БДПТ в широком диапазоне, атакже обеспечивать ее стабилизацию при вариациях напряжения питания и токафаз.115ГЛАВА 4.
КОМПЬЮТЕРНОЕ МОДЕЛИРОВАНИЕБЕЗДАТЧИКОВОГО БДПТ С ВЫЧИСЛИТЕЛЕМ ПОТОКОСЦЕПЛЕНИЯ4.1.Модель бездатчикового БДПТ с вычислителем потокосцеплений вOrCad SchematicsНа основе разработанных функциональных схем блоков регулятора БДПТ,описанных в третьей главе данной работы, была построена полная модель системыв OrCad Schematics. Эта модель представлена в Приложении 1. Отдельногоописания в ней требуют только блоки БСУ, ОПП и БОТ, так они спроектированыпо принципу принципиальной электрической схемы.
Эти блоки собраны на базедискретных компонентов: операционных усилителей, диодов, резисторов иконденсаторов. Такой подход представляется единственно возможным, так как всреде OrCad нельзя моделировать микропроцессорные системы, с помощьюкоторых эти блоки реализовывать проще.БСУ выполнен на базе моделей операционных усилителей, работающих врежиме компараторов. На Рисунке 4.1 представлен модуль управления ключомверхнего уровня фазы А.Рисунок 4.1 – Модуль управления ключом верхнего уровня фазы А.
Модель вOrCad Schematics.116Компараторы XU27, XU60, XU63 и XU64 образуют устройство сравнения,описанное в п. 3.4. Диоды D1, D2, D3, D19, D20, D21 предназначены дляобеспечения возможности включения и отключения соответствующих каналовсравнения (либо сигналов псевдо-ЭДС, либо стартовых) с помощью входов Z1 иZ2. Низкий уровень сигнала на управляющем входе – разрешает работу канала,высокий – запрещает. С помощью компараторов XU61, XU65 и диодов D4 и D22обеспечивается соединение трактов управляющих сигналов. Управление ключомпроизводится с помощью компаратора XU96.
На вход ZA поступают сигналы отБОТ. Высокий уровень сигнала запрещает коммутацию ключа, низкий – разрешает.ДиодD18 преобразует двуполярные импульсы, приходящие сБОТ воднополярные.На Рисунке 4.2 представлена модель блока ОПП.Рисунок 4.2 – Модель ОПП в OrCad Schematics.На ФНЧ, образованный R129 и C7 подается сигнал, равный суммевыпрямленных псевдо-ЭДС фаз, после чего сглаженный сигнал поступает на входкомпаратора XU108. Резисторы R130 и R128 образуют делитель напряжения,устанавливающий значение опорного напряжения на неинвертирующем входеXU108.