Диссертация (Однофазные инверторы с многоячейковой структурой), страница 10

Пример таблицы представлен в Таблице 4.1.Таблица 4.1 Пример таблицы коммутации, хранящейся в энергонезависимой памяти процессораСостояние ключей ячейкиПеременная nНомер ячейкиПеременная m12...NN11100012100011.000111.001110.011100N1110000,0490,08990,1240,15230,1760,2942Момент переклю-ПеременнаяченияtАлгоритмработыпроцессорауправленияСПЯпредставленнаРисунке 4.2. В процессе выполнения алгоритма, пошагово формируется табли-96ца управляющих сигналов. Управляющие сигналы привязаны к выводам процессора, подключенным к соответствующим драйверам управления ключамиСПЯ.В таблице коммутации содержится информация о необходимом состоянии ключа и момент времени, в который он должен принять это состояние.

«1»означает, что должен был включен верхний ключ СПЯ, «0» – соответственно,нижний. Переменная n отвечает за «перемещение» выборки последовательнопо номерам ячеек инвертора. Переменная m отвечает за «перемещение» постолбцам таблицы. Переменная g необходима для составления подробной таблицы управляющих сигналов в оперативной памяти процессора.Значение N определено числом ячеек инвертора, значение NN – .Каждый полупериод функции делится на интервалов, как описано вглаве 3.

Полный период имеет временных интервалов и, соответственно,состояний ключей СПЯ.Значение переменной m(n) (столбец m, строка n) присваивается значениюm(g) в таблице моментов подачи напряжений. В зависимости от значения m(n),переменной m(g+1) присваивается противоположное значение, после чего кзначению n прибавляется 1. Повторение цикла будет осуществляться до техпор, пока n ≠ N. Это означает, что таблица управляющих сигналов для значенияts(m) заполнена и процессор должен сигналы на выводы, соединенные с драйверами ключей СПЯ в соответствии с заполненной таблицей.После подачи управляющих сигналов, формируется новая таблица длязначения m + 1. При m = NN, цикл алгоритма повторяется. При повторениицикла последние состояния ключей будут продолжены первыми.97Таблица 4.2 Пример таблицы управляющих сигналовПеременная mНомер выходаНаличие напряжения на выходе процессора в моментпроцессоравремени t12...NNверхнийключ1110001нижнийключ2001110верхнийключ3100011нижнийключ4011100верхнийключ.000111.111000.001110нижнийключ.110001верхнийключ.011100нижнийключ.100011верхнийключ2N–1111000нижнийключ2N0001110,0490,08990,1240,15230,1760,294212нижнийключверхнийключПеременная gНомер ячейки...NМомент подачи напряженияПеременная ts98Началоm:=1Обращение к таблицекоммутацииn:=1m(n)m(g):=m(n)m(g)=0m(g)=1m(g)m(g+1):=1m(g+1):=0Формирование таблицыуправляющих сигналовg:=g+2n:=n+1n≤Nn<Nn=Nts(m):=t(m)Сброс таймераПодача управляющих сигналовна драйверы управленияключами СПЯ в соответствиисо сформированной таблицейts(0):=0Ожидать промежутоквремени ts(m)-ts(m-1)Подать управляющиесигналы на выходыпроцессораm:= m+1m<NNm≤NNm=NNРисунок 4.2 – Алгоритм работы процессора управления994.3 Управление силовыми ключамиУправление IGBT осуществляется с помощью микросхем, преобразующихсигнал с портов микроконтроллера в напряжение необходимого уровня дляуправления силовыми транзисторами.

На современном этапе для этой цели выпускаются готовые микросхемы, получившие название драйверов. Основныефункции, выполняемые драйверами: Обеспечение необходимого импульсного тока на затворе транзистора прималом токе выходных портов транзистора. Это необходимо для быстройзарядки затворной и проходной ѐмкостей транзистора. У отечественныхтранзисторов емкость затвора может достигать сотен нФ. Для быстрой ихзарядки требуется ток в единицы ампер; Драйверы позволяют увеличить скорость переключение транзистора; Гальваническая развязка входных цепей транзистора от микропроцессорной схемы управления. Для этой цели могут быть использованы выпускаемые драйверы, совмещѐнные с входными оптопарами. Совмещениедрайвера с оптопарами в одном корпусе упрощает разработку и монтажсхемы, уменьшает габариты изделия, его стоимость; Обеспечение согласования уровней выходного напряжения с портов микропроцессора с необходимым уровнем напряжения.Схему управления IGB–транзистором показано на Рисунке 4.3100R12AVoR2387R4CVccVccR35VeeVeeРисунок 4.3 – Принципиальная схема драйвера управления силовым транзисторомЗдесь R1 и R2 задают режим работы входного оптрона драйвера, R3 и R4режимы силового транзистора при включении и выключении.При реализации алгоритмов переключения необходимо учитывать, чтовключение и выключение силовых полупроводниковых приборов не происходит мгновенно и может вызвать появление сквозных токов, при построенииСПЯ по полумостовым (или мостовым) схемам.

Для исключения сквозных токов в моменты переключения транзисторов необходимо, чтобы включениетранзистора было задержано на время, необходимое для выключения второготранзистора полумоста. Эти задержки создаются специальными цепям, междукаскадом драйвера и силовым транзистором. На Рисунке 4.4 приведен варианттакого включения.Помимо сквозных токов, устраняемых внедрением dead time, так называемых сквозных токов первого рода [57], при переключении могут возникатьсквозные токи второго рода [57], которые по контуру заряда паразитной емко-101сти могут включить транзисторы, на которые не приходит сигнал. Для исключения этих явлений в цепь затвор–коллектор параллельно введен дополнительный диод, который предотвращает возникновение таких сквозных токов.Рисунок 4.4 – Путь возникновения сквозного тока второго родаПомимо устранения сквозных токов второго рода этот диод предотвращает выход из строя драйвера обеспечением обводного пути для возвратного токанагрузки через цепь управления.Рисунок 4.5 – Защита цепи управления.

Протекание тока в обход схемы управления102VD22AVo 738CVcc5VeeРисунок 4.6 – Принципиальная схема драйвера с цепью задержки для исключениясквозных токов при коммутации ключе транзистораЗадержка на включение формируется за счет разных постоянных временипри заряде и разряде емкостей транзистора.Эта задача решена за счет разнесения резистора, обеспечивающегорежим включения, на два последовательных, при этом заряд емкости затвор–исток определяется суммой затворных резисторов, а разряд, за счет шунтирования первого резистора диодом VD2, происходит только лишь не блокированным резистором.Таким образом, скорость разряда транзисторных емкостей выключающегося происходит значительно быстрее, чем включение второго транзистора полумоста,токов.чтоиобеспечиваетнеобходимуюзащитуотсквозных1034.4 Особенности практической реализации многоячейкового инвертораВ практической реализации инверторов можно столкнуться с множественными отличиями реального макета от математической и имитационнойкомпьютерной модели.

Рассмотрим наиболее известные проблемы, которые зачастую не учитываются при моделировании.При увеличении размера, как ячеек, так и инвертора, растет геометрическая асимметрия соединений. Известно [20], что повышение мощности и увеличение габаритов инвертора влияет на: уменьшение длительности фронтов тока и напряжения; несимметрию контуров протекания тока; величины паразитных параметров цепей коммутации; ухудшение ЭМС; разность температур силовых ключей.Выбор компонентов. Современное развитие производства полупроводниковых приборов и контроль качества выпускаемой продукции исключаетнеобходимость подбора элементов по их частным параметрам.

Однако определенное сочетание некоторых параметров силовых ключей, влияющих на токовую симметрию, может создать «кумулятивный эффект» [20], постепеннымнакоплением факторов, которые могут привести к выходу из строя силовыеключи и инвертор. Однако, при параллельном соединении большого числа силовых компонентов целесообразен подбор компонентов по прямому падениюнапряжения.Структура соединений. Следует исключить возможность протеканияпаразитных токов, максимально снизить величины паразитных индуктивностей, обеспечить симметрию всех силовых и сигнальных связей в цепях.

Требование обеспечения симметрии относится не только к силовым выходам. Это104требование следует соблюдать и в отношении путей протекания тока между силовыми элементами звена постоянного тока (ЗПТ).Условия охлаждения. Сохранение статического токового баланса обуславливается, в том числе, характеристиками тепловой связи совместно работающих силовых ключей. В рамках структуры транзистора обеспечивается высокая теплопроводность, а также малая тепловая инерция базовой платы и керамической подложки. Для получения лучших характеристик токового баланса,следует располагать ключи ближе другу к другу, так как тепловая связь ключейосуществляется через радиатор.В устройствах, содержащих несколько радиаторов, особенно работающихс активным воздушным охлаждением, следует обеспечивать равнозначныеусловия теплоотвода. Разность температур радиаторов всего в 10°С вызываетразличие падений напряжений на прямо смещѐнных параллельных диодах будет в 20 мВ.

Это различие приведет к еще большему небалансу токов и температур вследствие того, что, более компоненты с большей температурой будутнагружены больше из–за отрицательного температурного коэффициента.Симметрия напряжений DC–шин. Разность напряжений блоков параллельно соединенных конденсаторов конвертора вызывает разбалансировку выходных сигналов, измеряемых относительно «земли», даже в случае одинаковых времен переключения силовых ключей.

Для исключения этого эффекта батареи емкостей должны соединяться проводниками с малым сопротивлением, сучетом образующихся паразитных LC–контуров, вызывающих возникновениепаразитных колебаний в момент переключения. Этому следует уделять особоевнимание.В инверторах повышенной мощности между блоками емкостей звена постоянного тока вводятся цепи защиты для предотвращения сброса энергии в пере-105ходных и аварийных режимах в цепь сброса энергии, запасенной в конденсаторах.4.5 Лабораторный макет многоячейкового инвертораВыбор компонентов. В рамках решения поставленной задачи реализациимногоячейкового инвертора на отечественной элементной базе, компоненты,применяемые в лабораторном макете, производятся в России.Транзистор. Основным компонентом силовой части проектируемогомногоячейкового инвертора выбран IGBT транзистор производстваАО "Во-ронежского Завод Полупроводниковых Приборов–Сборка" 2Е901А.