Глотов А.Н., Жаркова Н.А. Устройства на логических интегральных схемах и микропроцессорах (2013), страница 6

В результате выполнения команд этойгруппы формируется ряд признаков.ADD R (add register) - сложить с регистром┌─────────┬─────┐│1 0 0 0 0│S S S│A <─ A + R└─────────┴─────┘Содержимое Аккумулятора суммируется с содержимым регистра. Результат сохраняется вАккумуляторе.

Предыдущее значение А уничтожается, а содержимое регистра неменяется.ADD M (add memory) - сложить с памятью┌───────────────┐│1 0 0 0 0 1 1 0│A <─ A + (HL)└───────────────┘Содержимое А суммируется с содержимым ячейки памяти по адресу, содержащемуся впаре HL.ADI data (add immediate) - сложить с непосредственным операндом┌───────────────┐ ┌─────────┐│1 1 0 0 0 1 1 0│ │ D A T A │A <─ A + (byte 2)└───────────────┘ └─────────┘Содержимое А суммируется с непосредственным операндом, содержащемся во второмбайте команды.ADC R (add register with carry) - сложить с регистром и с переносом┌─────────┬─────┐│1 0 0 0 1│S S S│A <─ A + R + CY└─────────┴─────┘Содержимое А суммируется с содержимым регистра R и с содержимым разряда CYрегистра признаков.SBI data (substract immediat with borrow) - вычесть непосредственный операнд с заемом┌───────────────┐ ┌─────────┐│1 1 0 1 1 1 1 0│ │ D A T A │A <─ A - (byte 2) - CY└───────────────┘ └─────────┘DAD (add register pair to H and L) - сложить содержимое регистров с двойной точностью┌───┬───┬───────┐│0 0│R P│1 0 0 1│ HL <─ HL + RP└───┴───┴───────┘3) Группа команд логических операций.Группа команд логических операций содержит команды, реализующие операции ИОглавлениеН.А.

Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессоры39(AND), ИЛИ (OR), исключающее ИЛИ (EXCLUSIVE OR), а так же сравнение(COMPARE) над данными. Так же как команды арифметических операций, эти командыадресует только один из операндов, второй операнд всегда находится в аккумуляторе.Результат операции образуется в аккумуляторе.ANA R - поразрядное логическое сложение с А┌───┬─────┬─────┐│1 0│1 0 0│S S S│ (A) <- (A) AND (R)└───┴─────┴─────┘CMP M - Сравнение с памятью┌───────────────┐│1 0 1 1 1 1 1 0│ (A) <- M(HL)└───────────────┘Содержимое ячейки памяти, адрес которой хранится в HL вычитается изсодержимого аккумулятора. Результат нигде не сохраняется.

Изменяется толькосодержимое регистра признаков.Операция служит для сравнения двух чисел иорганизации условных переходов по этому признаку.RLC – Циклический сдвиг содержимого A влево┌───────────────┐│0 0 0 0 0 1 1 1│ A <- Сдв.лев A└───────────────┘Содержимое A сдвигается влево. Содержимое старшего разряда перемещается в младший.4) Группа команд ветвления.Группа команд ветвления образуется набором условных и безусловных командперехода JUMP и JUMP IF, команд вызова подпрограмм CALL и команд возвратаRETURN.

Группа команд JUMP IF используется тогда, когда по результату выполнениянекоторой операции выбирается направление дальнейшего хода программы. КомандыCALLиRETURNслужатдляорганизациисвязиосновнойпрограммысподпрограммами, т.е. для входа в подпрограмму и последующего возврата к основнойпрограмме. В МП системах команды этой группы получили широкое применение, так какпо подпрограммам выполняются как арифметические операции типа умножения, деления,вычисления некоторых функций, так и операции ввода - вывода.JMP A16 - безусловный переход┌───────────────┐ ┌───────┬───────┐│1 1 0 0 0 0 1 1│ │A16│ PC <- A16└───────────────┘ └───────┴───────┘Происходит переход по адресу A16, указанному в команде (т.е. значение A16 загружаетсяв счетчик команд)J(COND) A16 - переход по условиюОглавлениеН.А.

Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессоры40┌───┬─────┬─────┐│1 1│C N D│0 1 0│└───┴─────┴─────┘Если условие COND (Z,┌─────┬──────┐│A16│ PC <- A16 \/ PC <- PC + 3└─────┴──────┘NE и др.) выполняется, то происходит переход по адресу A16,указанному в команде (т.е. значение A16 загружается в счетчик команд), если условие невыполняется, то выполняется следующая по очереди команда.В командах условного перехода 3-х разрядный код CND задает условие передачиуправления по адресу, указанному в команде. Возможны задания 8 вариантов условияпереходов:- по наличию переноса(C);- отсутствию переноса(NC);- нулевому результату(Z);- ненулевому результату(NZ);- положительному результату(P);- отрицательному результату(M);- четному числу единиц результата(PE);- нечетному числу единиц результата(PO);Например: условный переход по нулевому результату JZ 5E46h┌───────────────┐ ┌───────┬───────┐│1 1 0 0 1 0 1 0│ │5E46h│ PC <- 5E46h└───────────────┘ └───────┴───────┘Если признак z установлен в 1 (т.е.

был нулевой результат), то происходит переход поадресу 5E46h, указанному в команде (т.е. значение 5E46h загружается в счетчик команд).Если признак z сброшен в 0 (т.е. был ненулевой результат), то выполняется следующая поочереди команда (значение счетчика команд увеличивается на три).RST N - обслужить программное прерывание┌───┬─────┬─────┐│1 1│N U M│1 1 1│└───┴─────┴─────┘Текущее значение счетчика команд загружается в стек, а управление передается по адресуравному N X 8, где N - номер прерывания, число от 0 до 7.5) Группа команд управления.Группу команд управления образуют команды, управляющие процедурами ввода вывода информации, операциями со стеком, и команды проверки текущего состоянияпроцессора.EI - разрешить прерывание┌───────────────┐ОглавлениеН.А. Жаркова, А.Н.

Глотов Логические интегральные схемы и микропроцессоры41│1 1 1 1 1 0 1 1│└───────────────┘(РПР) <- 1Разрешает прерывание программы. Устанавливает триггер разрешения прерыванияРПР в «1».DI - запретить прерывание┌───────────────┐│1 1 1 1 0 0 1 1│└───────────────┘(РПР) <- 0Запрещает прерывание программы. Устанавливает триггер разрешения прерыванияРПР в «0».HLT - Останов┌───────────────┐│0 1 1 1 0 1 1 0│└───────────────┘Переводит процессор в режим останова.NOP - Пустая операция┌───────────────┐│0 0 0 0 0 0 0 0│└───────────────┘Не выполняет никаких действий.

Используется для организации программных задержекили для замещения других команд, подлежащих удалению.ОглавлениеН.А. Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессоры425.4. Порядок выполнения домашнего заданияРазработатьпринципиальнуюсхемуцифровогоустройстванаосновемикропроцессора, реализующего логическую функцию, заданную в виде таблицыистинности.ПРИМЕР: Задана в виде таблицы истинности логическая функция Y трехпеременных X1, X2, X3, X4.X10000000011111111X20000111100001111X30011001100110011X40101010101010101Y0010001010000100Совершенная нормальная дизъюнктивная форма СНДФ функции Y:Y  X 1 X 2  X 3  X 4  X 1 X 2  X 3  X 4  X 1 X 2  X 3  X 4  X 1 X 2  X 3  X 4После преобразования:Y  X 3  ( X 1  X 4)  X 1 ( X 3  X 2  X 4)Входные сигналы будем считывать через порт ввода с адресом 00000000 = 00H0 0 0 0 Х4 Х3 Х2 Х1Выходные сигналы будем выводить через порт вывода с адресом 00000001 = 01H0 0 0 0 0 0 0 YДалее составляем программу для микропроцессора КР580ВМ80А.ДействиеоператоркодмтФ1.

Загрузить данные из порта ввода в А IN 00HD8 001022. Сохранить слово данных в рег. EMOV E,A5F513. Выделить X1:(А) AND 00000001(Обнуляются все разряды, кроме 0)4. Сохранить X1 в рег. B:ANI 01HE6 0172MOV B,A47515. Восстановить слово данных в AMOV A,E7B51ОглавлениеН.А. Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессоры436. Выделить X2:(А) AND 00000010(Обнуляются все разряды, кроме 1)7. Сдвиг (A) вправоANI 02HE6 0272RRC0F418.

Сохранить X2 в рег. C:MOV C,A4F519. Восстановить слово данных в AMOV A,E7B5110. Выделить X3:(A) AND 00000100(Обнуляются все разряды, кроме 2)11. Сдвиг (A) вправоANI 04HE6 0472RRC0F4112. Сдвиг (A) вправоRRC0F4113. Сохранить X3 в рег. D:MOV D,A575114. Восстановить слово данных в AMOV A,E7B5115. Выделить X4:(A) AND 00001000(Обнуляются все разряды, кроме 3)16. Сдвиг (A) вправоANI 08HE6 0872RRC0F4117. Сдвиг (A) вправоRRC0F4118.

Сдвиг (A) вправоRRC0F4119. Сохранить X4 в рег. E:MOV E,A5F5120. Искл. ИЛИ X4 # X2XRA CA94121. Сумма : X3 + X4 # X2_22. Инверсия: (A)________23. Произведение X1(X3+X4#X2)ORA DB241CMA2F41ANA BA04124. Сохранить рез. в рег. CMOV C,A4F5125. Поместить X4 в A:MOV A,E7B5126. Сумма : X4 + X1_27. Инверсия: (A)ORA BB041CMA2F41ANA DA241ORA CB141_____28. Произведение X3(X1+X4)_____________29. Сумма X3(X1+X4)+X1(X3+X2#X4)ОглавлениеН.А. Жаркова, А.Н.

Глотов Логические интегральные схемы и микропроцессоры4430. Вывод Y в порт вывода:PORT <- (A)OUT 01H31. Перейти на начало программыD3 01JMP 0000H102C3 00 00 103итого164 39При тактовой частоте 2 МГц длительность одного машинного такта 0,5 мкс,следовательно, программа будет выполняться 82 мкс.Прошивка ПЗУ имеет следующий вид:Адрес00102030КодD857A2FF007BB1FF5FE6D3FFE60801FF010FC3FF470F00FF7B0F00FFE65FFFFF02A9FFFF0FB2FFFF4F2FFFFF7BA0FFFFE64FFFFF047BFFFF0FB0FFFF0F2FFFFFПринципиальная схема МП - системы, реализующая заданную функцию подуправлением составленной программы показана на рисунке рис. 5.3.┌───┬────┬──┐ DD1┌──┬────┬──┐DD2││CPU │A0├───────────────────────────────────────────┤A0│ ROM│D0├─┐Ф1────┤C1 ││A1├───────────────────────────────────────────┤A1│2kХ8│D1├─┼┐Ф2────┤C2 ││A2├───────────────────────────────────────────┤A2││D2├─┼┼┐+5V │││A3├───────────────────────────────────────────┤A3││D3├─┼┼┼┐o│││A4├───────────────────────────────────────────┤A4││D4├─┼┼┼┼┐││││A5├───────────────────────────────────────────┤A5││D5├─┼┼┼┼┼┐┌┴┐R1│││ │┌─────┤A6-A10 │D6├─┼┼┼┼┼┼┐│ │1к│││ │─┴─ ┌──┤CS││D7├─┼┼┼┼┼┼┼┐└┬┘ ││├──┤│ └──┴────┴──┘ ││││││││││││D0├────────────────────────────────────────┼─┬─────────────┘│││││││┌\───┤SR ││D1├────────────────────────────────────────┼─┼┬─────────────┘││││││─┴─│││D2├────────────────────────────────────────┼─┼┼┬─────────────┘││││││││D3├────────────────────────────────────────┼─┼┼┼┬─────────────┘││││┌───┤HLD││D4├─┬──────────────────────────────────────┼─┼┼┼┼┬─────────────┘│││├───┤INT││D5├─┼──────────────────────────────────────┼─┼┼┼┼┼┬─────────────┘││─┴─ │││D6├─┼┬─────────────────────────────────────┼─┼┼┼┼┼┼┬─────────────┘││││D7├─┼┼┬────────────────────────────────────┼─┼┼┼┼┼┼┼┬─────────────┘││├──┤ ││││ ││││││││DD7│││WR├─┼┼┼──────────────────────────┐│ ││││││││ ┌──┬──┬──┐ Y+5V │││RD├─┼┼┼──────────────┐ ┌───┐DD4.1││ ├┼┼┼┼┼┼┼──┤D0│RG│D0├──o│││ │ │││ ┌──┬──┬────┐ ├─┤ & o─────┼─────────┘ ││││││││ │ │ │ │││││ │ ││└─┤D0│RG│PSW7├─┼─┤││ DD5.2││││││││ │ │ │ │┌┴┐R2│││ │ │└──┤D1│ ││ │ ├───┤DD4.2│ ┌───┐││││││││ ├──┤ │ ││ │1к││├──┤ └───┤D2│ ││ └─┤ & o─┐└──┤ 1 o────┼┼┼┼┼┼┼┼──┤ C│ │ │└┬┘ │││ │ DD3 ├──┤ │PSW6├───┤│ │ ┌───┤│││││││││ ┌oOE│ │ │├───┤RDY│SYN├─────┤ C│ ││└───┘ │ │└───┘││││││││ │└──┴──┴──┘│││ВМ80│ │ ┌──oOE│ ││┌───┐ │ │DD6││││││││─┴─│└───┴────┴──┘ ─┴─ │ │ │PSW4├─┬─┤ 1 o─┼──┘ ┌──┬──┬──┐ ││││││││DD1-КР580ВМ80А│└──┴──┴────┘ └─┤│ └────oOE│BD│D0├─┘│││││││DD2-К573РФ2│DD5.1└───┘┌──┤ T│ │D1├──┘││││││DD3-К580ИР82└────────────────────────────────────────────┘ ├──┤ │D2├───┘│││││DD4-К555ЛА3X1 ──────────────────────────────────────────────┤D0│ │D3├────┘││││DD5-К555ЛЕ1X2 ──────────────────────────────────────────────┤D1│ │D4├─────┘│││DD6-К580ВА86X3 ──────────────────────────────────────────────┤D2│ │D5├──────┘││DD7-К580ИР82X4 ──────────────────────────────────────────────┤D3│ │D6├───────┘│┌──┤D4-D7│D7├────────┘─┴─ └──┴──┴──┘Рисунок 5.3 - Пример построения МП - устройстваОглавлениеН.А.