Глотов А.Н., Жаркова Н.А. Устройства на логических интегральных схемах и микропроцессорах (2013), страница 3
Описание файла
PDF-файл из архива "Глотов А.Н., Жаркова Н.А. Устройства на логических интегральных схемах и микропроцессорах (2013)", который расположен в категории "". Всё это находится в предмете "цифровые устройства и микропроцессоры (цуимп)" из 6 семестр, которые можно найти в файловом архиве МГТУ им. Н.Э.Баумана. Не смотря на прямую связь этого архива с МГТУ им. Н.Э.Баумана, его также можно найти и в других разделах. Архив можно найти в разделе "книги и методические указания", в предмете "цифровые устройства и микропроцессоры (цуимп)" в общих файлах.
Просмотр PDF-файла онлайн
Текст 3 страницы из PDF
Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессоры18Туже функцию реализуйте на основе двухвходовых элементов Пирсаб)x11x21111111111x316. Упростим функцию Y x1 x2 x2 x1 x3 x2 x1 x 2 x3 .а)x1x21б)11x1x2&&11x3x3&111Y&YОглавлениеН.А. Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессоры193.
ПРОЕКТИРОВАНИЕ СЧЕТЧИКОВСчетчик это устройство, при подачи на вход которого определенного числаимпульсов (модуль счета), устанавливается в нулевое состояние и далее работаетциклично с заданным модулем счета. Счетчики бывают асинхронные, синхронные,прямого, обратного счета, реверсивные.Счетчики относятся к устройствам последовательного типа и обладают памятью.Их состояние зависит не только входных сигналов, но и от предыдущего состояния схемы.Такие устройства их еще называют цифровые автоматы строятся на основе триггеровразличного RS, T, D, JK - типа и комбинаторной логики И, ИЛИ, НЕ.Если задана последовательность переходов состояния счетчика Q1,Q2,Q3…, топроектируемый счетчик может быть реализован по следующей структурной схемерисунок 3.1.
Число триггеров N определяется заданным модулем счета М ≤ 2N.Рисунок 3.1Для фиксации состояний счетчика использованы тактируемые D-триггеры.Импульсы генератор подаются одновременно на положительные динамические входывсех триггеров и являются счетными. Состояние счетчика снимем с выходов D-триггеров.Логика переходов по заданной последовательности состояния счетчика Q1,Q2,Q3 должнасформировать на выходах D1,D2,D3 следующий код, который подается на входытриггеров и записывается в счетчик. Далее повторяется заданное число раз. Счетчиксинхронный, так как все состояния записываются одновременно.Далее покажем последовательность проектирования счетчика с заданным модулеми направлением счета на конкретном примере.ОглавлениеН.А.
Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессоры20Задача 11Дано: Разработать принципиальную схему счетчика обратного счета реализующегоследующую последовательность переходов состояний триггера (5,4,3,2,1,0).Так как задано всего состояний шесть, то они реализуются на трех триггерах, иструктурная схема полностью соответствует рисунку 3.1 приведенному выше.Представим логику работы счетчика в виде таблицы.Текущее состояние счетчика NNQ3Q2Q1111110510141003011201010010000Последующее состояние счетчика N+N+D3D2D1ХХХХХХ410030112010100100005101Первые два состояния в таблице не используютсяЛогика переходов должна реализовать последовательно три функции, записанные всовершенной нормальной дизъюнктивной форме СНДФ:D1= f(Q1,Q2,Q3)D1 Q3 Q2 Q1 Q3 Q2 Q1 Q3 Q2 Q1 Q1,Q2,Q3D2= f(Q1,Q2,Q3)D2 Q3 Q2 Q1 Q3 Q2 Q1D3= f(Q1,Q2,Q3)D3 Q3 Q2 Q1 Q3 Q2 Q1Для минимизации этих функций можно использовать логические преобразованияоснованные аксиомах, теоремах и законов алгебры логики и картами Карно.Так как первые два состояния в таблице не используются, то Карта Карно для D1принимает вид.Q1Ячейка карты Карно, обозначенная как Х, может-Q1принимать любые значения 0 или 1.ХQ2-Q2Х1(2)В результате D1 Q11(4) 1(0)-Q3Q3Q3-Q3Для D2 карта Карно принимает вид:ОглавлениеН.А.
Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессоры(1)21Q1Q21(3)D2 Q1 Q3 Q1 Q2-Q1Х-Q2(2)Х1(4)-Q3Q3Q3-Q3Для D3 карта Карно принимает вид:Q1Минимизация по карте возможна только до-Q1выраженияХQ2-Q2Х1(5)-Q3Q3D3 Q3 Q1 Q3 Q2 Q11(0)Q3-Q3С помощью логических преобразований используя функцию «Исключающее ИЛИ»получают более компактное выражение.D3 Q3 Q2 Q1 Q3 Q2 Q1 Q2 (Q3 Q1 Q3 Q1) Q2 Q1 Q2(3)На основе соотношений 1,2,3 комбинационная схема логика переходов легкореализуется на элементах ТТЛ серии микросхем.Принципиальная схема логики переходов приведена ниже на рисунке 3.2.Рисунок 3.2.ОглавлениеН.А. Жаркова, А.Н.
Глотов Логические интегральные схемы и микропроцессоры224. КОДИРОВАНИЕ ИНФОРМАЦИИ. КОДЫЧисла, с которыми оперирует вычислитель и другие цифровые устройствапредставляютсяразличнымикодами.Цифровыеустройстваимеюттолькодваинформационных состояния «вкл» и «вык», что может быть закодировано «0» и «1» исоответствует двоичной системе счисления. С помощью групп таких единиц и нулейинформация кодируется в форме понятной для ЭВМ.4.1. Системы счисления, используемые в ЭВМДвоичная система счисления.Почти во всех вычислительных системах используется двоичная система счисления– система, основание которой равно двум.
Это так называемое естественное двоичноекодирование.Цифры 0 и 1, используемые в такой системе, называются битами. В зависимостиот того, в каком i-ом разряде числа они находятся бит имеет вес, соответствующийразряду 2i.Пример 1.Двоичные числа и их десятичный эквивалент:100012=1*16+0*8+0*4+0*2+1*1=17101010102=1*32+0*16+1*8+0*4+1*2+0*1=4210110,0112=1*4+1*2+9*1+0*0,5+1*0,25+1*0,125=6,37510Крайний слева бит двоичного числа называется битом старшего разряда (MSB), акрайний справа – битом младшего разряда (LSB).Восьмеричная и шестнадцатеричная системы счисления.Эти системы применяются для кодирования команд или других данныхпредназначенныхдляиспользованиявЭВМ.Особенностьювосьмеричнойишестнадцатеричной систем является то, что их основание есть степень основаниядвоичной системы, поэтому двоичные числа легко преобразовываются в эти системы.Ниже приведена таблица соответствия кодов для систем счисления с основаниями2,8,10,16 и естественный двоичный код этих 3-х и 4-х битовом преставлении.ОглавлениеН.А.
Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессоры23ТаблицаДесятичныечисла0123456789101112131415Двоичныечисла01101110010111011110001001101010111100110111101111Восьмеричные числа012345671011121314151617Шестнадцатеричные числа0123456789АBCDEF3-х битовоекодирование0000010100111001011101114-хбитовоекодирование0000000100100011010001010110011110001001101010111100110111101111Перевод из двоичной в восьмеричную.Надо двоичной число разбить на «тройки» и каждой тройке поставить всоответствие восьмеричную цифру.Пример 21010110001102=101 011 000 1102=53068Перевод из двоичной системы в шестнадцатеричную.Надо двоичной число разбить на «четверки» и каждой «четверке» поставить всоответствие шестнадцатеричную цифру.Пример 310011111111000012=1001 1111 1110 0001=9FE116Если число битов не получается кратно 3 или 4, то необходимо слева добавитьнесколько нулей для целой части числа и добавить нули справа для дробной части.10111,00110010012=010 111,001 100 100 100=27,1444810111,00110010012=0001 0111,0011 0010 0100=17,32416Перевод из восьмеричной и шестнадцатеричной систем в двоичнуюКаждой цифре ставится соответствующий двоичный эквивалент.
Восьмеричный изтрех бит, шестнадцатеричный – их четырех бит.Можночерездвоичнуюсистемупреобразоватьвосьмеричноечислошестнадцатеричное.ОглавлениеН.А. Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессорыв2464328=110 100 011 0102=1101 0001 10102=D1A16Перевод чисел из десятичной системы любую другую.В общем случае преобразование числа из одной системы в другую путем простойзамены провести невозможно.
Так как основной привычной системой счисления являетсядесятичная система, а вычислитель может оперировать только двоичными числами, тонеобходимо знать их соответствие. Перевод из двоичной системы в десятичную делаютпоследовательным суммированием весов битов.101100112=1*27+0*26+1*25+1*24+0*23+0*22+1*21+1*20=17910128 + 0 + 32 + 16 + 0 + 0 + 2 + 1 =179Следовательно, перевод из десятичной системы в двоичную систему производитсяметодом деления числа на 2 до тех пор, пока частное от деления не станет равным 1.Числов двоичной системе записывается в виде остатков от деления, начиная с последнегочастного.179/2=89 1 (остаток)89/2=44 144/2=22 022/2=11 011/2=5 15/2=212/2=101117910=101100112Перевод 8 или 16-теричную делается по тому же правилу.4.2.
Арифметические операции в ЭВМ. Прямой, обратный и дополнительный коды.В основе операции суммирования лежит логическая функция "исключающаяИЛИ". Поэтому операции суммирования и умножения, которое может быть замененосуммированием, легко выполнимы в ЭВМ.Операция вычитания может быть замена на суммирование, только в том случаеесли числа имеют знак (плюс или минус). Число в таком обозначении называется число сознаком.Длялучшегопониманияалгоритмзаменывычитаниесложениемпродемонстрируем на десятичных числах.ОглавлениеН.А. Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессоры25Вычитание (13-4=9) можно заменить на сложение [13+(-4)=9].
Отрицательноечисло (-4) можно представить как (-4)=(10-4)-10. (10-4)=6 есть дополнение «–4» до 10.Тогда 13+(10-4)-10=9 или 13+6=9+10 или 13+6=19. Теперь 10 надо убрать, что можносделать отбросив 1 старшего разряда. Двухзначные числа в десятичной системе надодополнять до 100, трехзначные до 1000 и т.д. Аналогично можно делать подобную заменуи двоичной системе счисления.Дляпредставленияположительныхиотрицательныхчиселвдвоичномкодировании используют 0 и 1 соответственно.
Дополнительный крайний слева разрядназывают знаковым. Операции с разрядами, включая знаковый, делаются по общимправилам сложения. Существует три способа представления чисел со знаком: прямой,обратный и дополнительный код.Прямой двоичный код.Число, из n-разрядов разряд MSB (крайний слева или старший) занимают по знак, ав оставшиеся (n-1) записывается абсолютное значение числа в двоичном коде.