F20-23 (Раздаточные материалы), страница 4
Описание файла
Файл "F20-23" внутри архива находится в следующих папках: Раздаточные материалы, Описания к различным сериям микроконтроллеров. PDF-файл из архива "Раздаточные материалы", который расположен в категории "". Всё это находится в предмете "системы автоматического управления (сау) (мт-11)" из 8 семестр, которые можно найти в файловом архиве МГТУ им. Н.Э.Баумана. Не смотря на прямую связь этого архива с МГТУ им. Н.Э.Баумана, его также можно найти и в других разделах. Архив можно найти в разделе "остальное", в предмете "системы автоматического управления (сау)" в общих файлах.
Просмотр PDF-файла онлайн
Текст 4 страницы из PDF
IE: Регистр разрешения прерываний........................................……...….........119Рисунок 12.10. IP: Регистр приоритетов прерываний...........................................…...........120Рисунок 12.11. EIE1: Дополнительный регистр разрешения прерываний 1............….......121Рисунок 12.12. EIE2: Дополнительный регистр разрешения прерываний 2..............……..122Рисунок 12.13. EIP1: Дополнительный регистр приоритетов прерываний 1........…...........12311Ред. 1.4C8051F020/1/2/3Рисунок 12.14.
EIP2: Дополнительный регистр приоритетов прерываний 2....................124Рисунок 12.15. PCON: Регистр управления электропитанием......…...…..............................12613. ИСТОЧНИКИ СБРОСА.........................................................………...............…...............127Рисунок 13.1. Структурная схема источников сброса..............……......…………………....127Рисунок 13.2. Временная диаграмма работы схемы слежения за напряжением питания...128Рисунок 13.3.
WDTCN: Регистр управления сторожевым таймером......…...…..................131Рисунок 13.4. RSTSRC: Регистр источников сброса..............……………............................132Таблица 13.1. Электрические параметры источников сброса............……..........………......13314. ГЕНЕРАТОРЫ.................................................……..............................................................135Рисунок 14.1. Структурная схема генератора.....................…..............................................135Рисунок 14.2. OSCICN: Регистр управления внутренним генератором.......………............136Таблица 14.1. Электрические параметры внутреннего генератора............……...................136Рисунок 14.3. OSCXCN: Регистр управления внешним генератором...............................13715.
FLASH ПАМЯТЬ.....................….......................................................………........................139Таблица 15.1. Электрические параметры FLASH-памяти...................……….......................140Рисунок 15.1. Карта распределения и байты защиты FLASH-памяти программ................141Рисунок 15.2. FLACL: Регистр ограничения доступа к FLASH-памяти …………………142Рисунок 15.3. FLSCL: Регистр управления контроллером FLASH-памяти ………………143Рисунок 15.4. PSCTL: Регистр управления записью/стиранием памяти программ.............14416.
ИНТЕРФЕЙС ВНЕШНЕЙ ПАМЯТИ ДАННЫХ ИВСТРОЕННАЯ ПАМЯТЬ XRAM………………...………………………………………145Рисунок 16.1. EMI0CN: Регистр управления интерфейсом внешней памяти…………...147Рисунок 16.2. EMI0CF: Регистр конфигурации внешней памяти……………………..…147Рисунок 16.3. Пример конфигурации с мультиплексированнойшиной адреса/данных………………………………………………………....148Рисунок 16.4. Пример конфигурации с немультиплексированнойшиной адреса/данных………………………………………………………....149Рисунок 16.5. Режимы работы интерфейса внешней памяти……………………………….150Рисунок 16.6. EMI0TC: Регистр управления временнымипараметрами внешней памяти………………………………………………..152Рисунок 16.7. Временные параметры интерфейса внешней памяти(не мультиплексированный режим, 16-разр.
MOVX)…………………...….153Рисунок 16.8. Временные параметры интерфейса внешней памяти(не мультиплексированный режим, 8-разр. MOVX без выбора банка)...….154Рисунок 16.9. Временные параметры интерфейса внешней памяти(не мультиплексированный режим, 8-разр. MOVX с выбором банка)...….155Рисунок 16.10. Временные параметры интерфейса внешней памяти(мультиплексированный режим, 16-разр. MOVX)…………………...….156Рисунок 16.11. Временные параметры интерфейса внешней памяти(мультиплексированный режим, 8-разр. MOVX без выбора банка)...….157Рисунок 16.12. Временные параметры интерфейса внешней памяти(мультиплексированный режим, 8-разр.
MOVX с выбором банка)...….158Таблица 16.1. Временные параметры интерфейса внешней памяти…………………….....15917. ПОРТЫ ВВОДА/ВЫВОДА.......................................................………..……......................161Рисунок 17.1. Структурная схема ячейки порта ввода/вывода................................…..........161Таблица 17.1. Электрические характеристики портов ввода/вывода.............……...............161Рисунок 17.2.
Функциональная схема младших портов ввода/вывода.................................162Ред. 1.412C8051F020/1/2/3Рисунок 17.3. Таблица декодирования приоритетов матрицы……………………….…….163Рисунок 17.4. Таблица декодирования приоритетов матрицы……………………….…….166Рисунок 17.5. Таблица декодирования приоритетов матрицы……………………….…….167Рисунок 17.6. Пример использования матрицы……………………………………………..169Рисунок 17.7. XBR0: Регистр 0 матрицы портов ввода/вывода..............………..................170Рисунок 17.8.
XBR1: Регистр 1 матрицы портов ввода/вывода……..............……..............171Рисунок 17.9. XBR2: Регистр 2 матрицы портов ввода/вывода.........……...........………....172Рисунок 17.10. P0: Регистр данных Порта 0…......................………......................................173Рисунок 17.11. P0MDOUT: Регистр настройки выходов Порта 0………………………….173Рисунок 17.12. P1: Регистр данных Порта 1…......................………......................................174Рисунок 17.13. P1MDIN: Регистр настройки входов Порта 1……...……………………….174Рисунок 17.14. P1MDOUT: Регистр настройки выходов Порта 1………………………….175Рисунок 17.15.
P2: Регистр данных Порта 2…......................………......................................175Рисунок 17.16. P2MDOUT: Регистр настройки выходов Порта 2………………………….175Рисунок 17.17. P3: Регистр данных Порта 3…......................………......................................176Рисунок 17.18. P3MDOUT: Регистр настройки выходов Порта 3………………………….176Рисунок 17.19. P3IF: Регистр флагов прерываний от Порта 3................…….......................177Рисунок 17.20. P74OUT: Регистр настройки выходов Портов 7-4………………...……….179Рисунок 17.21.
P4: Регистр данных Порта 4…......................………......................................180Рисунок 17.22. P5: Регистр данных Порта 5…......................………......................................180Рисунок 17.23. P6: Регистр данных Порта 6…......................………......................................181Рисунок 17.24. P7: Регистр данных Порта 7…......................………......................................18118. МОДУЛЬ SMBus / I2C (SMBUS0)……..............................……………….........................183Рисунок 18.1.
Структурная схема модуля SMBus............................. …….............................183Рисунок 18.2. Подключение к шине SMBus ..……………....….............……........................184Рисунок 18.3. Формат сообщения SMBus.......................................................…….................185Рисунок 18.4. Передача данных в режиме ведущего………………………………………..187Рисунок 18.5. Прием данных в режиме ведущего…….……………………………………..187Рисунок 18.6. Передача данных в режиме ведомого………………………………………..188Рисунок 18.7. Прием данных в режиме ведомого………….………………………………..188Рисунок 18.8. SMB0CN: Регистр управления модуля SMBus0......….........................……..191Рисунок 18.9.
SMB0CR: Регистр установки тактовой частоты модуля SMBus0....………192Рисунок 18.10. SMB0DAT: Регистр данных модуля SMBus0.........…....................…….......193Рисунок 18.11. SMB0ADR: Регистр адреса модуля SMBus0.....................................……....193Рисунок 18.12. SMB0STA: Регистр состояния модуля SMBus0.................................……...194Таблица 18.1. Коды состояния модуля SMBus0............................…………..........................19519. МОДУЛЬ SPI (SPI0)...........…………………………..……………......................................197Рисунок 19.1. Структурная схема модуля SPI0..................……..........................................197Рисунок 19.2.
Подключение к шине SPI0..........………..........................................................198Рисунок 19.3. Полнодуплексный режим работы ................…...............................................199Рисунок 19.4. Временные диаграммы сигналов данных/тактирования..........…..................200Рисунок 19.5. SPI0CFG: Регистр конфигурации модуля SPI0............................……...........201Рисунок 19.6.
SPI0CN: Регистр управления модуля SPI0......................................................202Рисунок 19.7. SPI0CKR: Регистр установки тактовой частоты модуля SPI0....…….........203Рисунок 19.8. SPI0DAT: Регистр данных модуля SPI0..................………….........................20320. УАПП0…......……………..............……..................................................................................205Рисунок 20.1. Структурная схема УАПП0...………...….........................................................205Таблица 20.1. Режимы работы УАПП0…................................................................................20613Ред.
1.4C8051F020/1/2/3Рисунок 20.2. Пример использования УАПП0 в режиме 0......................……......................206Рисунок 20.3. Временные диаграммы УАПП0 в режиме 0...................….............................206Рисунок 20.4. Временные диаграммы УАПП0 в режиме 1…...........…….............................207Рисунок 20.5. Временные диаграммы УАПП0 в режиме 2 и 3.........................….................208Рисунок 20.6. Пример использования УАПП0 в режимах 1, 2 и 3.....................…...............209Рисунок 20.7. Пример использования УАПП0 в многопроцессорном режиме.........…......210Таблица 20.2. Тактовые частоты, соответствующие стандартным скоростям обмена.......212Рисунок 20.8. SCON0: Регистр управления УАПП0……................…..........….....................213Рисунок 20.9.