ДИПЛОМНА РОБОТА НА ТЕМУ:

Вибір структурної і принципової електричної схеми

ЗМІСТ

1. ВИБІР СТРУКТУРНОЇ І ПРИНЦИПОВОЇ ЕЛЕКТРИЧНОЇ СХЕМИ

1.1 Вибір структурної схеми

1.2 Вибір принципової електричної схеми

1.2.1 Вибір елементної бази

1.2.2 Обмежник

1.2.3 Вимірник частоти биттів

1.2.4 Частотний дискримінатор

1.2.5 Смуговий фільтр

1.2.6 Виявник

1.2.7 Схема видачі сигналу «Дозвіл»

1.2.8 Схема видачі сигналу «Справність»

1.2.9 Комутатори

1.2.10 Інтегратор помилки

2. ОПИС І РОБОТА ПРИСТРОЮ

2.1 Опис блоку ПЗК

2.2 Робота блоку ПЗК

3. РОЗРАХУНКОВА ЧАСТИНА

3.1 Розрахунок двійкових кодів для цифрових компараторів

3.2 Розрахунок надійності блоку

4. КОРОТКИЙ ОПИС ОСОБЛИВОСТЕЙ ТЕХНОЛОГІЧНОГО ПРОЦЕСУ СКЛАДАННЯ, МОНТАЖУ

5. КОНСТРУКЦІЯ БЛОКУ

6. БЕЗПЕКА Й ЕКОЛОГІЯ ПРОЕКТУ

6.1 Коротка характеристика роботи

6.2 Безпека проекту

6.2.1 Мікроклімат на робочому місці

6.2.2 Експертиза електробезпечності

6.2.3 Експертиза пожежної безпеки

6.2.4 Експертиза освітленості

6.3 Ергономічність проекту

6.4 Екологічність проекту

6.4.1 Електромагнітні випромінювання

6.4.2 Експертиза вентиляції

6.5 Надзвичайні ситуації

Список літератури

1 ВИБІР СТРУКТУРНОЇ І ПРИНЦИПОВОЇ ЕЛЕКТРИЧНОЇ СХЕМИ

1. Вибір структурної схеми

Одним з вихідних даних до дипломного проекту є цифрова обробка сигналу. Прийнятий сигнал частоти биттів необхідно цифрувати, виявити (тобто пізнати), з'ясувати величину й напрямок відхилення прийнятого сигналу від передвіщеного й на підставі всіх цих даних сформувати керуючу напругу, що потім видати на модулятор, для наступної видачі його на індикатор висоти.

Призначення блоків прикладеної структурної схеми наведено нижче.

Обмежник призначений для цифрування прихожого аналогового сигналу частоти биттів. Він перетворить синусоїдальний сигнал у прямокутні імпульси, що підходять для наступної цифрової обробки.

Вимірник частоти биттів необхідний для реалізації подальшої цифрової обробки. Він перетворить сигнал частоти биттів у цифровий код відповідної тривалості періоду сигналу биттів.

Смуговий фільтр пропускає сигнал, що перебуває в заданій смузі частот і дозволяє визначити чи не перебуває прийнятий сигнал за припустимими межами вимірів.

Виявник робить середні показання сигналу з виходу смугового фільтра й видає сигнал «Захоплення», що говорить про те, що прийнятий сигнал дійсно є сигналом даного висотоміра відбитим від земної поверхні й несучу інформацію про висоту польоту об'єкта.

Схема видачі сигналу «Дозвіл» призначена для видачі сигналу приймаючу участь у керуванні проходженням сигналів з тактового генератора через комутатор на інтегратор помилки.

Схема видачі сигналу «Справність» призначена для формування й видачі сигналу «Справність» на вихідні клеми блоку з метою його подальшого використання в інших блоках. Видаваний сигнал дозволяє судити про стан блоку й говорить про правдоподібність показань.

Частотний дискримінатор оцінює знак відхилення прийнятого сигналу частоти биттів від попередні. Вихідний сигнал цього блоку показує: збільшилося або зменшилася частотна неузгодженість між випромененим і прийнятим сигналами й указує напрямок, у якому варто змінити крутість модулятора для забезпечення стійкого спостереження.

Комутатор необхідний для керування режимами роботи блоку ПЗК і керування проходженням сигналів з тактового генератора на інтегратор помилки й видачею сигналів на вихідні клеми блоку.

Інтегратор помилки призначений для перетворення вхідних сигналів з тактового генератора й частотного дискримінатора в керуючу напругу, видавана через вихідні клеми блоку на модулятор для забезпечення стійкого спостереження.

1.2 Вибір принципової електричної схеми

1.2.1 Вибір елементної бази

Для реалізації принципової схеми обрана серія 564.

ІМС серії 564 - цифрові, малопотужні КМОП ІС, містять у своїй сполуці 60 типів, різних по своєму функціональному призначенню: арифметичні пристрої, лічильники - дільники, дешифратори, тригери, логічні схеми, мультіплексори, що зрушують регістри.

Характеристики ІС 564 /1/ :

• низька споживана потужність (типова потужність споживання на частоті 1 Мгц 25 мквт);

• широкі робочі діапазони напруг харчування (3..15 У) і температур;

• висока завадостійкість 30..45 % Ucc ;

• захист по входах;

• температурна стабільність і висока навантажувальна здатність.

Всі перераховані вище властивості вказують на достатню прийнятність мікросхем даної серії для рішення поставленого завдання.

1.2.2 Обмежник

Принципова схема обмежника наведена в додатку 1 на малюнку П1.1.

Обмежник побудований на аналогової ІМС 597СА3, що задовольняє пропонованим вимогам. Параметри й характеристики даної мікросхеми наведені в /2/.

У схемі відбувається порівняння вхідного сигналу з потенціалом корпуса, «нулем». У результаті на виході виходить сигнал частоти биттів у вигляді прямокутних відеоімпульсів.

1.2.3 Вимірник частоти биттів

Принципова схема вимірника частоти биттів наведена в додатку 1 на малюнку П1.2.

На цій схемі тригер виконує роль комутатора, він забезпечує проходження сигналу протягом часу, поки Тизм має значення «Балка 1».

Лічильник 1 забезпечує формування імпульсу тривалістю вдвічі більшою періоду кварцової частоти на початку кожного періоду сигналу частоти биттів, а також формування імпульсів необхідних для забезпечення роботи інших блоків схеми.

Лічильник 2 забезпечує вимір тривалості періоду частоти биттів шляхом заповнення позитивної підлоги періоду імпульсами кварцової частоти й підрахунку кількості цих імпульсів.

1.2.4 Частотний дискримінатор

Принципова схема частотного дискримінатора наведена в додатку 2.

На входи першого коду подається код з вимірника частоти биттів, на входи другого коду подається опорний код еквівалентній перехідній частоті Fбо. З виходу знімається сигнал, що несе інформацію про знак різниці й відповідно про напрямок зміни крутості напруги, що модулює.

1.2.5 Смуговий фільтр

Принципова схема смугового фільтра наведена в додатку 2.

Смуговий фільтр складається із двох цифрових компараторів, кожний з яких робить порівняння коду частоти биттів з опорним кодом верхньої й нижньої границі смуги відповідно. Сигнали із цифрових компараторів надходять на схему підсумовування по модулі 2, сигнал з виходу якої несе інформацію про знаходження сигналу щодо смуги пропущення фільтра.

1.2.6 Виявник

Принципова схема виявника наведена в додатку 3 на малюнку П3.1.

Виявник побудований на базі реверсивного лічильника, напрямок рахунку якого регулюється залежно від влучення прийнятого сигналу в припустиму смугу. Після нагромадження восьми імпульсів на виході з'являється сигнал «Захоплення», а при нагромадженні імпульсів до п'ятнадцяти з'являється сигнал переповнення, що, надходячи на суматор по модулі 2, забороняє подальше проходження імпульсів на вхід виявника.

1.2.7 Схема видачі сигналу «Дозвіл»

Принципова схема пристрою видачі сигналу «Дозвіл» наведена в додатку 3 на малюнку П3.1.

Схема видачі сигналу «Дозвіл» являє собою 8-мі розрядний двійковий лічильник, що робить підрахунок імпульсів, що надходять із тактового генератора зі знаком залежно від вихідного сигналу виявника. По досягненні 128 імпульсів на виході 8-го розряду лічильника з'являється сигнал «Дозвіл», а по досягненні 256 імпульсів, сигнал з виходу перевантаження забороняє подальше проходження тактів на вхід лічильника, за допомогою суматора по модулі 2.

1.2.8 Схема формування сигналу «Справність»

Принципова схема пристрою формування сигналу справність наведена в додатку 4 на малюнку П4.1.

Схема формування сигналу «Справність» являє собою восьми розрядний двійковий лічильник, що робить підрахунок імпульсів Тизм. Тригер забезпечує коректну роботу схеми при встановленні й знятті сигналу «Справність». Суматор по модулі 2 забезпечує скидання лічильника при зникненні сигналу «Дозвіл».

1.2.9 Комутатори

Для забезпечення керування режимами роботи в блоці передбачені комутатори. Комутатор керування режимом виконаний на мікросхемі 564КП1, а комутатор видачі сигналів на інтегратор помилки й вихід блоку на мікросхемі 564ЛС2.

1.2.10 Інтегратор помилки

Принципова схема інтегратора помилки наведена в додатку 4 на малюнку П4.2.

Інтегратор помилки складається з лічильників і ЦАП. Лічильники формують цифровий код, що ЦАП перетворить у відповідну керуючу напругу. Цифровий код на виході лічильників залежить від подаваної на них частоти Fт і значення сигналу крутості ± S.

2. ОПИС І РОБОТА ПРИСТРОЮ

2.1 Опис блоку ПЗК

Сигнал биттів Fб надходить через обмежник на перший вхід тригера, на другий вхід якого надходить вимірювальний інтервал («Тизм»). Тимчасова діаграма сигналів наведена на малюнку 2.1.1 а,б.

При наявності імпульсу вимірювального інтервалу у вигляді рівня «Балка 1» позитивний перепад сигналу биттів з виходу обмежника встановлює рівень «Балка 0» на другому (інверсному) виході тригера й рівень «Балка 1» на першому виході тригера.

Із другого виходу тригера сигнал із частотою биттів надходить на перший вхід лічильника 1, на другий вхід якого з рознімання приходить сигнал із частотою 1600 кГц .

Із приходом негативного перепаду другого імпульсу частоти з виходу кварцового генератора на першому виході лічильника 1 з'являється рівень «Балка 1» , а із приходом четвертого - на другому виході.

Рівень «Балка 1» із другого виходу лічильника 1, надходячи на третій вхід тригера й перший вхід лічильника 2, приводить до обнуління тригера й лічильника 2. Рівень «Балка 1» із другого виходу тригера надходить на перший вхід лічильника 1 і робить установку в нуль виходів лічильника 1. У такий спосіб на першому виході лічильника 1 формуються імпульси тривалістю, рівної подвоєному періоду кварцової частоти (малюнок 2.1.1 е) на початку кожного періоду частоти биттів.

З виходу 1 тригера, після його обнуління й обнуління лічильника 2 , сигнал у вигляді «Балка 0» надходить на третій вхід лічильника 2, на другий вхід якого через схему 2 І-НЕ надходить частота з виходу кварцового генератора. Лічильник 2 уважає кількість імпульсів частоти кварцового генератора (1600 кГц) на тимчасовому інтервалі (t₂ – t₃), тобто робить дискретну оцінку інтервалу по формулі:

Тб – (3,5 ± 0,5)Ткв (2.1)

де Тб - період частоти биттів;

Ткв - період частоти кварцового генератора.

Імпульси кварцового генератора проходять на вхід схеми 2 І-НЕ доти, поки не з'явиться рівень «Балка 1» на виході схеми порівняння кодів 3 і, отже, рівень «Балка 0» на виході інвертора 2.

Таким чином, при тривалості періоду більше Тб_max припиняється подальше заповнення лічильника 2. З виходів лічильника 2 (розряди 3...6…6)паралельний код, що відповідає тривалості інтервалу (t₂ – t₃) надходить на входи А схем порівняння кодів 1, 2, 3.

Схема порівняння кодів 1 (ССК 1) порівнює опорний код 1, заданий на висновки В, з кодом періоду частоти биттів, що надходять на висновки А.

Якщо період сигналу биттів перевищує період відповідній перехідній частоті дискримінатора Тб₀ , то на виході ССК 1 з'являється рівень «Балка 1». Цей рівень «Балка 1», при наявності рівня «Балка 1» на виході реверсивного лічильника, інвертується інвертором 1 (2 І-НЕ).

З виходу інвертора 1 через комутатор 2 сигнал у вигляді рівня «Балка 0» видається на вихід «± S» блоку. Цей сигнал визначає знак зміни крутості напруги, що модулює. Рівень «Балка 1» на виході «± S» відповідає керуванню в напрямку зменшення крутості напруги, що модулює, а рівень «Балка 0» - збільшення.

Схеми порівняння кодів 2 і 3 (ССК 2 і ССК 3) працюють аналогічно. На вході В ССК 2 заданий опорний код 2, а на вході В ССК 3 – опорний код 3. На виході ССК 2 з'являється рівень «Балка 1», коли період сигналу биттів перевищує Тб_min, а на виході ССК 3 з'являється рівень «Балка 1», коли період сигналу биттів перевищує Тб_max. ССК 2, ССК 3, інвертор 2 і мажоритарний елемент 1 забезпечують селекцію імпульсів по тривалості й формують смугу пропущення сигналу биттів. У режимі виміру висоти на вході 2 мажоритарні елементи 1 є присутнім рівень «Балка 0». При цьому на виході мажоритарного елемента 1 формується рівень «Балка 1», якщо частота сигналу биттів перебуває в смузі Fб _min < Fб < Fб _max , і рівень «Балка 0», якщо частота сигналу биттів перебуває за зазначеною смугою.

Сигнал з виходу мажоритарного елемента 1 надходить на вхід «± 1» реверсивного лічильника. На вхід З реверсивного лічильника через мажоритарний елемент 2 надходить послідовність імпульсів Fт з виходу 1 лічильника 1. Коли на вхід «± 1» реверсивного лічильника надходить рівень «Балка 1», реверсивний лічильник робить додавання («Балка 0» - вирахування) послідовності імпульсів з виходу 1 лічильника 1.

Коли реверсивний лічильник нагромадить вісім імпульсів, на його виході 1 (вихід четвертого розряду) формується сигнал у вигляді рівня «Балка 1» («Швидке захоплення») малюнок 2.1.2 б.

Наступне нагромадження імпульсів до 15 приводить до появи на виході CR реверсивного лічильника сигналу переповнення у вигляді рівня «Балка 0», що надходячи на другий вхід мажоритарного елемента 2, забороняє проходження імпульсів Fт з виходу лічильника 1 через мажоритарний елемент 2 на вхід З реверсивного лічильника. Якщо частота сигналу биттів перебуває за межами смуги Fб_min < Fб < Fб_max з виходу мажоритарного елемента 1 на вхід «± 1» реверсивного лічильника надходить рівень «Балка 0», і лічильник робить вирахування послідовності імпульсів Fт , подаваної на вхід З реверсивного лічильника. Після того, як уміст лічильника стане менше семи, на виході 1 реверсивного лічильника з'являється рівень «Балка 0» (знімається сигнал «Швидке захоплення»).

Сигнал «Швидке захоплення» з виходу 1 реверсивного лічильника надходить на вхід «± 1» схеми видачі сигналу «Дозвіл», що являє собою 8-розрядний реверсивний лічильник.