МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ

РОССИЙСКОЙ ФЕДЕРАЦИИ

_____________

ФЕДЕРАЛЬНОЕ АГЕНТСТВО ПО ОБРАЗОВАНИЮ

____________

НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ

МОСКОВСКИЙ ЭНЕРГЕТИЧЕСКИЙ ИНСТИТУТ

Кафедра ВМСиС

Поляков А.К.

Москва 2017

СХЕМОТЕХНИКА ЛАБОРАТОРНАЯ РАБОТА 7

Исследование элементов ПЛИС и АЛУ .

Код: ____________________

Продолжительность:

160 мин.

Дисциплины:

“Схемотехника”,

Предназначено:

Для студентов по направлению информатика и вычислительная техника в соответствии с учебным планом.

.

Цель:

Цель работы состоит в ознакомлении с составом элементов современных Программируемых Интегральных Логических Схем(ПЛИС), в изучении основных характеристик их функциональных узлов,а также овладение практическими навыками

моделирования цифровых схем,

Результат обучения:

После успешного завершения занятия пользователь должен знать особенности ПЛИС и :

анализировать их методом моделирования,

Используемые программы:

ACTIVE –HDL фирмы ALDEC(бесплатная студенческая версия) или бесплатная ISE WEB PACK фирмы XILINX

План занятия:

Самостоятельная работа. 180

Задания

Задание 0

В лаб.работе №2 вы уже выполняли реализацию этой функции, но использовали традиционный логический базис микросхем серии кр1533. Теперь перепроектируйте в базисе ПЛМ.

Построить схему в базисе ПЛМ, определить число коньюнкций и дизьюнкций.

Варианты заданий

Например.Нужно построить одноразрядный сумматор на Элементах ПЛМ- матрица И и матрица ИЛИ.

ВХ- А,В,С. Вых- S,Cout

Для суммы берем прямую реализацию СДНФ Y= (A and not B and not C) or (not A and B and not C) or (

Not A and not B and C) or (A and B and C)

Схема выработки суммы занимает

4 строки матрицы И( коньюнкций) и один столбец матрицы или

Задание 1. Исследование элементов ПЛИС типа FPGA

В соответствии с вариантом задания реализовать на LUT нужную

функцию и проверить правильность ее реализации методом моделирования.

В составе библиотеки моделей , полученных учащимся есть элементы LUT_3( на три входа) и LUT_4( на 4 входа)

Надо рассчитать значение битовой строки, которая должна заноситься в ПЗУ элемента LUT и перед моделирование заменить стандартное значение параметра init ,соответствующее функции LUT_3 на рассчитанное. Разработать модель схемы и проверить временную диаграмму на соответствие заданной функции.

Варианты заданий 1

Пояснение к заданию - используйте в библиотеке графических элементов элементы с именами LUT2, LUT3, LUT4 , меняя значение их стандартного параметра init на значение нужного двоичного кода , заносимого в ПЗУ. Например для программирования LUT2 на выполнение функции 2И нужно занести в ПЗУ двоичный код 1000, соответственно “1000”,где 1 в ячейке с самым старшим адресом. При этом придется сохранять файлы LUT с измененными параметрами под новыми именами, компилировать и т.п. ( см инструкцию по изменению параметров блоков)

Задание 2. Проектирование и верификация простой комбинационной схемы на LUT

В работе №2 вы уже выполняли реализацию этой функции, но использовали традиционный логический базис. Теперь перепроектируйте в LUT-ах.

Построить схему,покрыть элементами LUT,верифицировать проект схемы моделированием

Варианты заданий

Например.Нужно построить одноразрядный сумматор на ЛУТ.

ВХ- А,В,С. Вых- S,Cout

Достаточно двух ЛУТ

Вых первой S,вых второй-Cout.

Таблица первой ЛУТ 10010110

Задание 3. Исследование АЛУ на примере микросхемы ИП3 ( 74хххLS181)

Согласно варианту задания сначала сравните , потом сложите два числа, потом вычтите и проверьте результат моделированием .

В данном случае надо подать на числовые входы соответствующие двоичные константы,а на управляющие- нужный код операции.

Придется создать новый схемный файл. Если не использовать блоков- генераторов, а применять средства редактора временных диаграмм для задания входных сигналов , то достаточно указать только имена выходных сигналов, вызвать ( список справа на экране) блок LS181 и поставить его в поле схемы, соединить его выходы с указанными ранее ,скомпилировать, инициализировать модель с главным модулем LS181,вызвать просмотрщик временных диаграмм , переслать в него имена сигналов. Вызывая редактор временных диаграмм надо задать диаграммы сигналов на входах и запустить моделирование.( см инструкции по редактору временных диаграмм, просмотрщику диаграмм и т.д.).В справочниках по этой микросхеме приводятся два варианта ее работы- в положительной и отрицательной логике. Проверьте в какой логике следует работать на примере сложения.

Варианты заданий

Задание 4. Проектирование простого АЛУ

Спроектируйте простое АЛУ и проверьте его работоспособность моделированием

Код операции KOD-3 разряда.Коды операций:

И-001,ИЛИ-010,+ 011,-100,И-НЕ-101,ИЛИ-НЕ-110, XOR-111,НЕ-000.

Операнды- двухразрядные коды А и В.

Варианты заданий

1. Общие теоретические сведения.

ПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ (ПЛИС)_

Программируемые логические интегральные схемы (ПЛИС) – в англоязычной терминологии PLD(Programmable Logic Device)– одно из перспективных направлений развития элементной базы современной цифровой, а в последнее время и аналого– цифровой электроники Их применение дает разработчику возможность быстро и с малыми затратами создавать сложные устройства, многократно менять и совершенствовать их функции в ходе отладки путем перепрограммирования функций и связей элементов .

Преимущества и недостатки применения ПЛИС

В настоящее время наиболее распространены две архитектуры ПЛИС : СPLD и FPGA (Field Programmable Gate Array). Основными производителями ПЛИС являются американские фирмы XILINX и ALTERA. Фирма XILINX немного (примерно на год), идет впереди и в дальнейшем мы в качестве примеров будем ссылаться на продукцию этой фирмы. Тем более, что в соответствии с программой помощи университетам (XUP–Xilinx University Program) фирма XILINX бесплатно снабжает учебные заведения полной версией своих систем автоматизации проектирования ПЛИС ISE(Integrated Software Environment) и VIVADO.