Микропроцессоры компании Analog Devices, страница 7

Структура процессора изображена на рис. 9.

Рис. 9. Структура микропроцессора TMS320C8X

Суммарная производительность TMS320C80 на регистровых операциях достигает 2 млрд RISC-подобных команд в секунду. Благодаря столь высокой производительности TMS320C80 может заменить при реализации ряда приложений более 10 высокопроизводительных сигнальных микропроцессоров или универсальных микропроцессоров, выпускавшихся до его появления.

Приведем технические характеристики TMS320C80:

• тактовая частота 40 или 50 МГц;

• производительность свыше 2 млрд операций в секунду;

• 64-разрядный контроллер обмена с динамическим конфигурированием шины на обмен 64-, 32-, 16- и 8-разрядными словами;

• режим ПДП к SRAM, DRAM;

• пропускная способность шины памяти - 2,4 Гбайт/с при передаче данных и 1,8 Гбайт/с при передаче команд;

• объем адресного пространства - 4 Гбайт;

• поддержка до 4 внешних прерываний; П напряжение питания 3,3 В;

• около 4 млн транзисторов на кристалле;

• технология производства КМОП 0,5 мкм.

Архитектура микропроцессора TMS320C80

Архитектура процессора TMS320C80 относится к классу MIMD - множественный поток данных, множественный поток команд. Входящие в состав TMS320C80 процессоры программируются независимо один от другого и могут выполнять как разные, так и одну общую задачу. Обмен данными между процессорами осуществляется через общую внутрикристальную память, доступ к которой обеспечивает матричный коммутатор (Crossbar), выполняющий также функции монитора при одновременном обращении к одному сегменту памяти нескольких процессоров.

Рассмотрим подробнее архитектуру процессоров, входящих в состав TMS320C80.

Архитектура главного процессора

Главный процессор - это вычислительное устройство с RISC-архитектурой и встроенным сопроцессором для выполнения операций с плавающей точкой. Подобно другим процессорам с RISC-архитектурой, МР использует команды загрузки/сохранения для доступа к данным в памяти, а также выполняет большинство целочисленных, битовых и логических команд над операндами в регистрах в течение одного такта.

Вычислитель с плавающей точкой (FPU - Floating Point Unit) конвейеризирован и позволяет выполнять операции над данными как с одинарной, так и с двойной точностью, совмещая в конвейере операции умножения, сложения с накоплением, загрузки и сохранения результата. FPU использует тот же регистровый файл, что и устройство целочисленной и логической обработки. Производительность устройства составляет около 100 Mflops. Специальный механизм отметок (Scoreboard) фиксирует занятость регистров и обеспечивает их бесконфликтное использование.

На рис. 10 приведена структура главного процессора.

Рис. 10. Структура главного процессора

Основными компонентами МР являются:

• регистровый файл, состоящий из 31 регистра (32-разрядного);

• барабанное устройство сдвига (Barrel Rotator);

• генератор маски;

• таймер;

• целочисленное АЛУ;

• управляющий регистр;

• 4 аккумулятора с плавающей точкой двойной точности;

• умножитель с плавающей точкой;

• сумматор с плавающей точкой;

• контролер кэш-памяти.

Объем каждого из внутрикристальных кэшей МР для команд и данных равен 4 Кбайта. Управление кэш-памятью осуществляет входящий в состав МР контроллер.

МР может обслуживать до четырех внешних прерываний. Запрос на обслуживание трех из них должен иметь форму импульса, а для одного - передача управления процедуре обработки осуществляется по изменению уровня напряжения.

Для различных схем распараллеливания обработки в рамках микропроцессора МР может использоваться как управляющий или как универсальный арифметико-логический и графический процессор.

Набор инструкций МР включает в себя:

• арифметические операции;

• логические операции;

• операции сравнения;

• операции с плавающей точкой;

• арифметические преобразования;

• векторные арифметические операции;

• векторные операции умножения/накопления;

• векторные операции преобразования;

• векторные операции умножения/накопления с удвоенной точностью;

• операции ветвления и переключения контекста;

• команды управления;

• команды чтения/записи ОЗУ;

• команды сдвига.

Архитектура ADSP-процессоров

Архитектура ADSP-процессоров TMS320C80 оптимизирована для приложений, связанных с обработкой 2- и 3-мерной графики, видеоизображений и звука. ADSP может выполнять за один такт одновременно операцию умножения, арифметико-логическую операцию (например, сдвиг-суммирование) и два обращения к памяти. Внутренний параллелизм ADSP позволяет обеспечить на некоторых алгоритмах быстродействие свыше 500 млн операций в секунду.

ADSP манипулирует 32-разрядными словами, а разрядность команд составляет 64 бита. Процессор использует прямую, непосредственную и 12 видов косвенной адресации.

Архитектура ADSP характеризуется следующими параметрами:

• 3-этапный конвейер;

• 44 доступных пользователю регистра (10 адресных, 6 индекса, 8 данных, 20 - прочих);

• 32-разрядное 3-входовое АЛУ; О  репликатор битов;

• два адресных устройства;

• 32-разрядное устройство барабанного сдвига; О  генератор масок;

• блок условных операций (для сокращения времени выполнения переходов).

Структура ADSP-процессора показана на рис. 11.

Рис. 11. Структура ADSP-процессора

На рисунке обозначены:

• A/S - блок выравнивания/расширения знакового разряда

• Repl - репликатор.

Контроллер обмена

Контроллер обмена управляет операциями обмена процессоров и памяти как внутри кристалла (через коммутатор), так и вне кристалла, с использованием входящих в его состав интерфейсных схем, поддерживающих все распространенные стандарты памяти (DRAM, VRAM, SRAM) и обеспечивающих возможность динамического изменения разрядности шины от 8 до 64. Используя приоритетную дисциплину обслуживания запросов к памяти в режиме ПДП, контроллер обмена позволяет выполнять обмен данными, не прерывая вычислений со скоростью до 400 Мбайт/с.

Контроллер обмена поддерживает линейную и координатную адресацию памяти для эффективного выполнения обмена при работе с 2- и 3-мерными графическими изображениями.

Видеоконтроллеры

Два расположенных на кристалле микропроцессора TMS320C80 видеоконтроллера обладают возможностью захвата и отображения видеоинформации в режимах как вертикального, так и горизонтального сканирования. Режимы захвата/сканирования могут устанавливаться для каждого из контроллеров независимо.

Области применения микропроцессора TMS320C80

Области применения микропроцессора гораздо шире тех, что обозначены его названием. Процессор нашел свое применение в системах: обработки мультимедийной информации, видеоконференцсвязи, обработки 2- и 3-мерной графики, моделирования виртуальной реальности, передачи данных.

Микропроцессоры семейства TMS320C6X

Новое семейство процессоров ЦОС компании Texas Instruments - TMS320C6x - включает в себя процессоры как с фиксированной, так и с плавающей точкой. Первый представитель данного семейства TMS320C6201 оперирует с данными только в формате с фиксированной точкой.

На тактовой частоте 200 МГц микропроцессор имеет производительность до 1,6 млрд операций в секунду. Областями его применения являются:

• беспроводные системы передачи данных;

• средства удаленной медицинской диагностики;

• базовые станции мобильной связи;

• модемные пулы и серверы удаленного доступа;

• xDSL и кабельные модемы;

• многоканальные телефонные платформы, офисные коммутаторы, системы речевой передачи сообщений;

• мультимедийные системы.

TMS320C6201 помимо процессорного ядра содержит:

• 1 Мбит внутрикристальной памяти (512 Кбит для программы, 512 Кбит для данных);

• 32-битный интерфейс внешней памяти, поддерживающий стандарты памяти SDRAM, SBSRAM, SRAM;

• два последовательных расширенных буферизированных порта;

• 16-битный порт центрального процессора;

• два канала доступа к памяти данных с возможностью начальной загрузки;

• генератор интервалов времени.

Построенный в соответствии с разработанной компанией Texas Instruments архитектурой VelociTI, процессор С62хх - первый из сигнальных VLIW-процессоров, использующий для повышения производительности параллелизм уровня команд.

Структура микропроцессора TMS320C6201 приведена на рис. 12.

Рис. 12. Структура микропроцессора TMS320C6201

Процессор TMS320C6201 состоит из трех основных частей: центрального процессора (ядро), периферийных устройств и памяти.

Ядром TMS320C6201 является VelociTI VLIW-процессор с 8 функциональными модулями, включая 2 умножителя и 6 АЛУ. Модули взаимодействуют через два регистровых файла, содержащих по 16 32-разрядных регистров. ЦП может выполнять до 8 команд за один такт.

Программный параллелизм выявляется на этапе компиляции, анализ зависимости по данным аппаратными средствами на стадии выполнения не производится. Код выполняется на независимых функциональных устройствах в последовательности, задаваемой программой.

В процессоре используется упаковка команд, сокращающая размеры кода и время выборки команд. 256-разрядная шина памяти программ позволяет выбирать за один такт восемь 32-разрядных команд. Все команды содержат условия их выполнения, что позволяет сократить расходы производительности процессора на выполнение переходов и увеличить степень параллелизма обработки.

Процессор может оперировать с 8/16/32-разрядными данными. Для приложений, требующих высокой точности вычислений, предусмотрена возможность вычислений с 40-разрядными операндами. Для результатов всех основных арифметических операций выполняется округление и нормализация. В процессоре реализованы операции над битовыми полями, такие как "выделить" (extract), "установить" (set), "очистить" (clear), "подсчет битов" (bit counting).

Центральный процессор имеет два тракта обработки данных, каждый из которых содержит функциональные модули (L, S, M, D) и регистровый файл (16 32-разрядных регистров). Функциональные модули выполняют сдвиг, умножение, логические и адресные операции. Все операции выполняются над регистрами. Два набора устройств адресации данных (D1 и D2) отвечают исключительно за все пересылки данных между регистровым файлом и памятью. Управляющий регистровый файл определяет различные аспекты функционирования процессора.

Процесс обработки VLIW начинается с выборки из памяти команд 256-битного пакета. Команды связываются для совместного выполнения в выполняемый пакет (до 8 команд) по значению младшего бита команды.

Устройство выборки-декодирования-диспетчеризации команд может направлять к функциональным модулям до 8 команд (32-разрядных) за один такт по каждому из путей обработки (А и В).

В С62хх реализованы прямой и циклический (для регистров А4-А7 и В4-В7) способы адресации. Способ адресации определяется регистром режима адресации (AMR - Address Mode Register).

Процессоры семейства С62хх имеют 14 прерываний, соответствующих сигналу Reset (Сброс), немаскируемому прерыванию (NMI - None Masked Interrupt) и прерываниям с номерами 4 -15.

С62хх содержат внутрикристальную память, которая может использоваться как память программ или кэш-память. Интерфейс внешней памяти процессора объединяет в единое адресное пространство внутреннюю и внешнюю память.

Внутрикристальная память разделена на память данных и память программ. Процессоры семейства С62хх имеют два 32-разрядных порта к памяти данных и один 256-разрядный порт к памяти программ для выборки инструкций. Процессор TMS320C6201 содержит на кристалле по 64 Кбайт памяти данных и программ. В процессоре используется расслоение памяти данных (четыре 16-разрядных банка) для повышения скорости выборки за счет одновременного обращения к различным банкам памяти.

Дополнительно процессоры семейства С62хх могут содержать на кристалле интерфейс внешней памяти, контроллер ПДП, интерфейс хост-порта (HPI), средства энергосбережения, расширенные буферизированные последовательные порты, 32-разрядные таймеры.

Следующий представитель семейства TMS320C6x - микропроцессор TMS320C6701 поддерживает операции с плавающей точкой, имеет более широкий (128 бит) интерфейс внешней памяти и меньшую частоту работы - 167 МГц.

В состав микропроцессора TMS320C6701 включены дополнительные функциональные модули:

• М-модуль умножения 24 32-разрядных целочисленных данных и 32 64-разрядных данных в формате с плавающей точкой;

• L-модуль выполнения арифметических операций над 32 40-разрядными целочисленными данными и 32 64-разрядными данными в формате с плавающей точкой;

• S-модуль выполняет операции сдвига, перехода и отдельные операции с 32 64-разрядными данными в формате с плавающей точкой;

• D-модуль, выполняющий адресные операции.

Пиковая производительность данного микропроцессора составляет 688 Mflops.

https://StudIzba.com