rpd000014475 (230100 (09.03.01).Б11 Вычислительные машины, комплексы и сети), страница 2

Тематика: Разработка структурной схемы операционного устройства, микропрограммы функционирования устройства и алгоритма обработки информации. Анализ разработанных УУ по заданному критерию

Трудоемкость(СРС): 26

Прикрепленные файлы: Разработка контроллера.doc

Типовые варианты:

1. Рубежный контроль

1. Промежуточная аттестация

1. Экзамен (6 семестр)

Прикрепленные файлы: Экзамен (6 семестр).doc

1. УЧЕБНО-МЕТОДИЧЕСКОЕ И ИНФОРМАЦИОННОЕ ОБЕСПЕЧЕНИЕ ДИСЦИПЛИНЫ

а)основная литература:

1. О.М. Брехов. Моделирование работы центрального и периферийного процессоров. М.: МАИ,1993

2. Б.М. Каган. Электронные вычислительные машины и системы. М.: Энергоатомиздат, 1991 г.

3. Н.В.Крохина. Арифметическо - логическое устройство. МУ к выполнению лабораторных работ, 2000 г.

4. В.А. Семененко, Э.К. Скуратова. Арифметическо - логические основы компьютерной схемотехники: учебное пособие для высшей школы. М.: Акаде-мический проект, 2004 г. – 144 с.

5. Т.А.Онуфриева. Конвейер команд. МУ к выполнению лабораторных работ, 2002 г.

6. Т.А.Онуфриева. Учебная микро – ЭВМ. МУ к выполнению лабораторных работ, 2000 г.

7. Б.Я.Цилькер, С.А. Орлов. Организация ЭВМ и систем: Учебник для ву-зов. - СПб.: Питер, 2006. - 668 с.: ил.

б)дополнительная литература:

1. Н.Н. Горец. Организация ЭВМ и систем: уч. пособие для студентов высших учебных заведений. -М.: Изд. центр «Академия», 2006 г. – 320 стр.

2. Н.В. Максимов, Т.Л. Партыка, И.И. Попов. Архитектура ЭВМ и вычислительных систем: Учебник. – М.: ФОРУМ: ИНФРА-М, 2005. – 512с.: ил.

в)программное обеспечение, Интернет-ресурсы, электронные библиотечные системы:

Программное обеспечение кафедры Б21

1. МАТЕРИАЛЬНО-ТЕХНИЧЕСКОЕ ОБЕСПЕЧЕНИЕ ДИСЦИПЛИНЫ

Класс ПЭВМ и лаборатория кафедры Б21

Приложение 1
к рабочей программе дисциплины
«Архитектура вычислительных систем »

Аннотация рабочей программы

Дисциплина Архитектура вычислительных систем является частью Профессионального цикла дисциплин подготовки студентов по направлению подготовки Информатика и вычислительная техника. Дисциплина реализуется на «Восход» факультете «Московского авиационного института (национального исследовательского университета)» кафедрой (кафедрами) Б21.

Дисциплина нацелена на формирование следующих компетенций: ПКП-2 ,ПКП-8 ,ПКП-10.

Содержание дисциплины охватывает круг вопросов, связанных с: изучение принципов организации и архитектуры современных ВС

Преподавание дисциплины предусматривает следующие формы организации учебного процесса: Лекция, мастер-класс, Лабораторная работа.

Программой дисциплины предусмотрены следующие виды контроля: промежуточная аттестация в форме Экзамен (6 семестр).

Общая трудоемкость освоения дисциплины составляет 5 зачетных единиц, 180 часов. Программой дисциплины предусмотрены лекционные (44 часов), практические (0 часов), лабораторные (40 часов) занятия и (69 часов) самостоятельной работы студента.

Приложение 2
к рабочей программе дисциплины
«Архитектура вычислительных систем »

Cодержание учебных занятий

1. Лекции

1.1.1. RISC и CISC архитектуры (АЗ: 2, СРС: 1)

Тип лекции: Информационная лекция

Форма организации: Лекция, мастер-класс

1.1.2. Методы совмещения операций (АЗ: 4, СРС: 2)

Тип лекции: Информационная лекция

Форма организации: Лекция, мастер-класс

1.1.3. Особенности функционирования арифметического конвейера (АЗ: 2, СРС: 1)

Тип лекции: Информационная лекция

Форма организации: Лекция, мастер-класс

1.1.4. Конвейеры современных микропроцессоров (АЗ: 2, СРС: 1)

Тип лекции: Информационная лекция

Форма организации: Лекция, мастер-класс

1.2.1. Назначение и классификация АЛУ (АЗ: 2, СРС: 1)

Тип лекции: Информационная лекция

Форма организации: Лекция, мастер-класс

1.2.2. Структура АЛУ и микропрограмма для сложения и вычитания чисел с фиксированной точкой (АЗ: 2, СРС: 1)

Тип лекции: Информационная лекция

Форма организации: Лекция, мастер-класс

1.2.3. Структура АЛУ и микропрограмма для умножения чисел с фиксированной точкой (АЗ: 4, СРС: 2)

Тип лекции: Информационная лекция

Форма организации: Лекция, мастер-класс

1.2.4. Структура АЛУ и микропрограмма для деления чисел с фиксированной точ¬кой (АЗ: 2, СРС: 1)

Тип лекции: Информационная лекция

Форма организации: Лекция, мастер-класс

1.2.5. Структура АЛУ и микропрограмма для сложения чисел с плавающей точкой (АЗ: 2, СРС: 1)

Тип лекции: Информационная лекция

Форма организации: Лекция, мастер-класс

1.2.6. Особенности умножения и деления чисел с плавающей точкой (АЗ: 2, СРС: 1)

Тип лекции: Информационная лекция

Форма организации: Лекция, мастер-класс

1.2.7. Структура АЛУ для выполнения редких арифметических операций (АЗ: 2, СРС: 1)

Тип лекции: Информационная лекция

Форма организации: Лекция, мастер-класс

1.3.1. Основные понятия и организация прерываний в ЭВМ (АЗ: 2, СРС: 1)

Тип лекции: Информационная лекция

Форма организации: Лекция, мастер-класс

1.3.2. Приоритет прерываний (АЗ: 2, СРС: 1)

Тип лекции: Информационная лекция

Форма организации: Лекция, мастер-класс

1.3.3. Особенности функционирования контроллера прерываний (АЗ: 2, СРС: 1)

Тип лекции: Информационная лекция

Форма организации: Лекция, мастер-класс

1.4.1. Классификация ВС, системы ОКОД, ОКМД, МКОД, МКМД (АЗ: 2, СРС: 1)

Тип лекции: Информационная лекция

Форма организации: Лекция, мастер-класс

1.4.2. Многомашинные и многопроцессорные ВС . Кластеры (АЗ: 2, СРС: 2)

Тип лекции: Информационная лекция

Форма организации: Лекция, мастер-класс

1.5.1. Параллельные системы (АЗ: 2, СРС: 1)

Тип лекции: Информационная лекция

Форма организации: Лекция, мастер-класс

1.5.2. Машины, управляемые потоком данных (АЗ: 2, СРС: 1)

Тип лекции: Информационная лекция

Форма организации: Лекция, мастер-класс

1.5.3. Нейрокомпьютеры (АЗ: 2, СРС: 1)

Тип лекции: Информационная лекция

Форма организации: Лекция, мастер-класс

1.5.4. Транспьютеры (АЗ: 2, СРС: 1)

Тип лекции: Информационная лекция

Форма организации: Лекция, мастер-класс

1. Практические занятия

1. Лабораторные работы

1.1.1. Моделирование функционирования конвейера команд в структуре процессора (АЗ: 4, СРС: 2)

Форма организации: Лабораторная работа

1.1.2. Моделирование функционирования процессора. Исследование основных форматов команд (АЗ: 4, СРС: 2)

Форма организации: Лабораторная работа

1.1.3. Функционирование учебной микро - ЭВМ (АЗ: 4, СРС: 2)

Форма организации: Лабораторная работа

1.2.1. Исследование структуры АЛУ для выполнения операции сложения и вычитания чисел с фиксированной точкой (АЗ: 4, СРС: 2)

Форма организации: Лабораторная работа

1.2.2. Исследование структуры АЛУ для выполнения операции умножения чисел с фиксированной точкой (АЗ: 4, СРС: 2)

Форма организации: Лабораторная работа

1.2.3. Исследование структуры АЛУ для выполнения ускоренного умножения чисел с фиксированной точкой (АЗ: 4, СРС: 2)

Форма организации: Лабораторная работа

1.2.4. Исследование структуры АЛУ для выполнения операции деления чисел с фиксированной точкой (АЗ: 4, СРС: 2)

Форма организации: Лабораторная работа

1.2.5. Исследование структуры АЛУ для выполнения операции сложения чисел с плавающей точкой (АЗ: 4, СРС: 2)

Форма организации: Лабораторная работа

1.2.6. Исследование структуры АЛУ для выполнения редких операций (АЗ: 4, СРС: 2)

Форма организации: Лабораторная работа

1.3.1. Моделирование функционирования системы прерывания (АЗ: 4, СРС: 2)

Форма организации: Лабораторная работа

1. Типовые задания

Приложение 3
к рабочей программе дисциплины
«Архитектура вычислительных систем »

Прикрепленные файлы

Разработка контроллера.doc

Блок №1 Архитектуры ВС

Курсовая работа(проект) №1 Разработка контроллера АЛУ

Трудоемкость(объем часов): 29

Тематика: Разработка структурной схемы операционного устройства, микропрограммы функционирования устройства и алгоритма обработки информации. Анализ разработанных УУ по заданному критерию

Типовые варианты:

1. Разработка контроллера стекового ЗУ (в структуре использовать указатель стека)

Исходные данные:

Формат данных: ШД= 8 бит, глубина стека 16

Заданная операция: реализация алгоритма LIFO, операции чтения и записи стека

Критерий: Максимальное быстродействие

Тип УУ: схемного типа, синхронное

1. Разработка контроллера прерываний с жестко фиксированным приоритетом

Исходные данные:

Формат данных: поступают пять прерывания от двадцати источников

Заданная операция: обработка трех прерываний

Критерий: Максимальное быстродействие

Тип УУ: схемного типа, синхронное

1. Разработка контроллера АЛУ

Исходные данные:

Формат данных: 16 бит с фиксированной точкой

Заданная операция: деление без восстановления остатка с использованием дополнительного кода

Критерий: минимум аппаратных затрат

Тип УУ: схемного типа, асинхронное

1. Разработка контроллера АЛУ

Исходные данные:

Формат данных: 16 бит

Заданная операция: сложение в коде (8-4-2-1)+6

Критерий: минимум аппаратных затрат

Тип УУ: схемного типа, синхронное

1. Разработка контроллера АЛУ

Исходные данные:

Формат данных: 16 бит

Заданная операция: перевод чисел из 2-10 системы счисления в 2-ую

Критерий: минимум аппаратных затрат

Тип УУ: схемного типа, синхронное

Экзамен (6 семестр).doc

Промежуточная аттестация №1

Экзамен (6 семестр)

Семестр: 6

Вид контроля: Э

Вопросы:

1. Арифметически – логическое устройство. Назначение и классификация. Структура АЛУ для сложения и вычитания чисел с фиксированной точкой, с использованием сумматора комбинационного типа.

2. Алгоритмы умножения. Структура АЛУ для умножения целых отрицательных чисел, начиная с младших разрядов множителя.

3. Структура АЛУ для умножения целых чисел без знака, начиная со старших разрядов множителя.

4. Логические методы ускоренного умножения. Структура АЛУ для умножения чисел по алгоритму Мак – Сорли, начиная с младших разрядов множителя.

5. Логические методы ускоренного умножения. Структура АЛУ для умножения чисел по алгоритму Мак – Сорли, начиная с старших разрядов множителя.

6. Логические методы ускоренного умножения. Умножения чисел по алгоритму Лемана.

7. Аппаратные методы ускоренного умножения. Структура АЛУ для умножения чисел с поразрядным суммированием.

8. Аппаратные методы ускоренного умножения. Матричное умножение.

9. Методы деления чисел. Структура АЛУ для деления чисел с восстановлением остатка.

10. Методы деления чисел. Структура АЛУ для деления чисел без восстановления остатка.

11. Структура АЛУ для выполнения логических операций.

12. Операции над числами с плавающей точкой. Структура АЛУ для выполнения сложения (вычитания) чисел с плавающей точкой.

13. Выполнение редких арифметических операций. Структура АЛУ для извлечения квадратного корня.

14. Двоично–десятичная арифметика. Правила сложения в двоично-десятичных кодах.

15. Выполнение редких арифметических операций. Структура АЛУ для выполнения операции сложения в коде (8-4-2-1)+6.

16. Выполнение редких арифметических операций. Структура АЛУ для сложения двоично-десятичных чисел при использовании сумматора дополнительного кода.

17. Выполнение редких арифметических операций. Машинный перевод из двоично-десятичной системы счисления в двоичную.

18. Выполнение редких арифметических операций. Машинный перевод из двоичной системы счисления в двоично-десятичную.

19. Конвейерное выполнение операций и команд. Временные проблемы конвейера (временная диаграмма). Арифметический конвейер.

20. Конвейерное выполнение операций и команд. Влияние на производительность межкомандной зависимости. Особенности процессора Pentium с точки зрения конвейерной обработки.

21. Прерывание. Характеристики системы прерывания.

22. Прерывание. Программная и аппаратная реализация определения приоритета источников прерывания.

23. Прерывание. Методы определения приоритета запросов прерываний. Жестко фиксированный и позиционно зависимый приоритет.

24. Структурная схема контроллера прерываний.

25. Функционирование системы прерывания микропроцессоров.

26. Векторное прерывание. Структура вектора прерывания.

27. Машины, управляемые потоком данных. Эффективность.

28. RISC-процессоры. Предпосылки создания. Особенности архитектуры.

29. Особенности организации ВС.

30. Векторные ВС.

31. Транспьютеры.

32. Нейрокомпьютеры.

33. Уровни параллелизма.

Версия: AAAAAAUOQHg Код: 000014475