Коледов Л.А. - Технология ИС, страница 14

Указанные недостатки не позволяют добиться существенных успехов в росте быстродействия микросхем, увеличения степени их интеграции, радиационной стойкости и стабильности в интервале температур. Изоляция диэлектриком. Конструкция интегрального транзистора, изолированного от соседних элементов микросхемы с помощью диэлектрика, показана на рис. 2.33. Пленка диэлектрика (ЯОу) и непроводящая подложка устраняют кардинальным образом недостатки, присущие изоляции р-л переходами.

Но для осуществления такого способа изоляции необходим довольно сложный технологический процесс (см. гл. 7), включающий в себя операции по размещению в диэлектрическом материале островков монокристаллического кремния и операции по формированию р-я переходов в этих островках (рис. 2.33, а). Труден подбор материала диэлектрической подложки для этой конструкции, поскольку коэффициенты термического расширения подложки и монокристаллического кремния должны совпадать, иначе проведение операций, связанных с нагревом, станет невозможным из-за коробления структур и появления дефектов в кристаллической решетке кремния.

рнс, 2 33 Конструкции интегральных транзисторов с изоляцией диэлектрином: н — структура кре нна а днзаектрнке (Квд); и — структура крем на на дкздентрнке (Кнд) со еформнронаннмм торкезм тразкстором с керт нааьнммн р.а переходам Структура, изображенная на рис. 2.33, а, носит название кремний в диэлектрике (КВД), а структура на рис. 2.33, б —. кремний на диэлектрике (КНД). Технология изготовления таких структур описывается в $6.4. Основными недостатками конструкций с диэлектрической изоляцией элементов являются: сложный технологический процесс и малый выход годных микросхем; плохой отвод тепла от элементов микросхемы в подложку, поскольку тепловое сопротивление диэлектрических материалов в десятки раз больше теплового сопротивления монокристаллического кремния; трудность создания разводки из-за сравнительно большого перепада высот рельефа поверхности в структурах КНД; высокая плотность дефектов структуры в изолированных островках кремния и низкая воспронзводимость параметров элементов микросхем.

Комбинированная изоляция сочетает технологичность изоляции р-и переходом и высокие качества диэлектрической изоляции: элементы микросхемы со стороны подложки изолированы обратно-смещенными р-и переходами, а с боковых сторон — диэлектриком (окислом, стеклом, керамикой, поликремнием и т. д.).

Таким образом, изоляция р-л переходами заменяется изоляцией диэлектриком в наиболее уязвимом приповерхностном слое и с боковых сторон. Наибольшее распространение сегодня получили такие варианты комбинированной изоляции, как локальное окисление (изопланарная технология) (рис. 2.34, а) и вертикальное анизотропное травление с последующим заполнением канавок поликристаллическим кремнием (полипланарная технология) (рис. 2.34, б). а! Рис.

2.34. Конструкции интегральных транзисторов с комбинированной изоляцией, полученных локальным окислением кремния (а) и анизотропным травлением кремния с последующим окислением профилированной поверхности и заполнением окислеиных канавок поликристаллическим кремнием (б) В основе технологических процессов лежит локальное сквозное «прокисление» или протравление тонкого (2...3 мкм) эпитаксиального слоя кремния п-типа, в результате этот слой оказывается разделенным на островки, в которых формируются элементы микросхем.

Комбинированная изоляция позволяет уменьшить паразитные емкости изолированных областей на подложку за счет устранения боковых участков р-и переходов (см. рис. 2.32), устранить гоки утечки в области выхода р-и переходов на поверхность и на боковых участках р-и переходов (см. рис. 1.! 1). В то же время при методе комбинированной изоляции удается обеспечить хорошие условия теплоотвода и увеличить степень интеграции элементов в микросхеме за счет сокращении площади, отводимой под изоляцию. 2.9.

ЭВОЛЮЦИЯ КОНСТРУКТИВНО- ТЕХНОЛОГИЧЕСКИХ ВАРИАНТОВ ИСПОЛНЕНИЯ БИПОЛЯРНЫХ ТРАНЗИСТОРОВ, ДИОДОВ И РЕЗИСТОРОВ В ЛОГИЧЕСКИХ ИНТЕГРАЛЬНЫХ МИКРОСХЕМАХ Интегральные биполярные транзисторы п-р-и-типа. С начала бО-х годов интегральные микросхемы изготавливают с изолицией р-и переходом как с эпитаксиальным слоем, так и без него. Чаще всего используют структуру со скрытым слоем и+-типа для уменьшения последовательного сопротивления коллектора, эпитаксиальный слой п-типа и диффузионную область рг-типа для изоляции (см.

рис. 2.32, а; рис. 2.35, а). В другом варианте при использовании коллекторной изолируюгцей диффузии создается эпитаксиальный слой р-типа для формирования базы (рис. 2.32, ьп рис. 2.35, б) . Чтобы получить необходимую ширину базы, не зависягцую от толщины эпитаксиального слоя, можно провести дополнительную диффузию примеси р-типа (см.

штриховую линию на рис. 2.32, б), которая к тому б «н же позволяет сформировать в эпитак- сиальной базе градиент концентрации 'л и п' Ф р л ' акцепторов и получить дрейфовый грани" зистор. р Применение точной ионной имплантации для создания коллекторной области п-типа позволяет вернуться к технологии тройного легирования и формировать и-р-а-транзисторы в подложке б) б Э й Рнс.

2,35. Структуры биполярных транзисторов, изготовляемых по планарно-зпнтаксиальной технологии с заглубленным коллектором (а); по технологии с применением коллекторной изолируюпгей диффузии (б); по технологии тройного легнрования (в) 62 р-типа (рис. 2.35, в) без применения эпитаксии. Конструктивно-технологический вариант изготовления микросхем, представленный на рис. 2.35, а — в, прост в осуществлении, дает высокий выход годных микросхем при сравнительно малой их стоимости и используется в производстве микросхем средней и высокой степеней интеграции, но площади элементов недостаточно малы для плотностей упаковки, требуемых в СБИС. Из-за довольно больших площадей велики емкости переходов, у транзисторов с коллекторной изоляцией мала предельная частота коэффициента усиления )„, а у транзисторов, изготавляемых по методу тройного легирования, велико последовательное сопротивление коллектора.

По этим причинам данные варианты не позволяют получить ни малых значений произведения могцности на время задержки, ни малого времени задержки распространения сигнала. Несколько конструктивно-технологических вариантов обеспечивает параметры и свойства, нужные для создания быстродействующих БИС и СБИС: малые активные площади транзисторов (определяющие плотность упаковки и величину емкостей), мелкие слои, резкие профили распределения примесей (повышающие ),), а также малые последовательные сопротивления.

Разработка новых конструкций преследует следующие цели: свести к минимуму площадь эмиттера для уменыпения емкости перехода база — эмиттер и последовательного сопротивления базы (иаилучший эффект благодаря эффекту оттеснения тока дает очень узкая эмиттерная полоска); разместить контакт базы как можно ближе к эмиттеру для уменьшения площади базы (снижеиия емкости перехода база — коллектор и псследовательного сопротивления базы); применить комбинированную изоляцию для получения эмиттерных и базовых областей с диэлектрическими «стенками», благодаря чему снижаются емкости переходов база — эмиттер и база -- коллектор, и емкости коллектор — подложка. Такая изоляция позволяет создавать р-и-р-транзисторы с переходом малой площади с диэлектрическими «стенками». Конструктивно-технологические варианты биполярных транзисторов с комбинированной изоляцией и пристеночными областями эмиттера и базы (см. рис.

2.34) уже достаточно хоропго отработаны и в настоящее время являются базовыми для производства БИС. В них используются эпитаксиальные слои п- или р-типа, при тонких эпитаксиальных слоях получаются транзисторы достаточно малых размеров и выход годных БИС довольно высок. В табл. 2.4 приведены параметры транзисторов, изготовленных по планарно-эпитаксиальному процессу (рис. 2.35, а) при толщине эпитаксиального слоя 3 мкм и минимальном проектном геометрическом размере 5 мкм, и транзисторов, изготовленных с использованием комбинированной изоляции (рис. 2.34) при толщине эпитаксиального слоя 1,2 мкм и мини- 5 КШ 3 Планерна.зан а« аль- Транзнстор с комакн ньм транзнстор с р.л роаанноа нзоднннеа н дерезодамн днзлектра еск мн стенками Параметр Рнс. 2.36. Структура н-ри-транзпстора со скрытым змнттером !500 б,го О,!2 0,52 250 6 40 ! 500 0,07 0,05 О,!3 800 9 20 3...5 65 за нв Т а б л н н а 2.4.

Параметры трамзнсторов с нзолнпней р-и переходамн н комбннн- рованмой Плошадь, мкм' Емкость перехода база -- змнттер, пФ Емкость перехода база — коллектор, пФ Емкость перехода коллектор — подложка, пФ Последовательное сппротнвленне базы, Ом Сопротивление змнттсра, Ом Сопротнвленне коллектора, Ом Предельнап частота 1„ Гггг мальном проектном геометрическом размере 3 мкм. Оба транзистора имеют один базовый контакт. Из таблицы видно, что плотность упаковки транзисторов с комбинированной изоляцией в БИС в три раза выше, у них меньше емкости и сопротивления за исключением последовательного сопротивления базы.