М.Гук - Интерфейсы ПК, справочник, страница 53

В шине 1ЯА разделение слотов не предусмотрено, что объясняет сложность реализации для нее системы РпР. Для дешифрации адреса в оригинальном РС из 16 бит использовались только младшие 10 (АО-А9), что позволяет об- 324 А. Системотехника! ВМ РС-совместимых компьютеров ращаться к портам О-ЗРГЬ. Старшие биты адреса, хотя и поступают на шину, устройствами игнорируются. Так, обращение по адресам 378Ь, 778Ь, В78Ь и Р78Ь воспринимается устройствами одинаково. В адаптерах для шин МСА и РС1 используются все 16 бит адреса. Современные системные платы полностью дешифруют адрес.

В реальном режиме процессора программе доступно все пространство адресов ввода/вывода. В защищенном режиме (в частности, в режиме виртуального процессора 86) можно программно ограничить пространство ввода/вывода, определив его максимальный размер. Внутри разрешенной области доступ может быть разрешен или запрещен для каждого конкретного адреса. Размер области и карта разрешенных портов (Ю Реттпияои Вктар) задаются ОС в дескрипторе сегмента состояния задачи (ТБЯ).

При обращении по неразрешенному адресу вырабатывается исключение процессора, обработчик которого определяется ОС. Возможно снятие задачи-нарушителя. Не исключено, что по обращению к порту ОС выполнит некоторые действия, создав для программы иллюзию реальной операции ввода/вывода. Несколько портов вывода могут иметь совпадающие адреса Операции записи они будут отрабатывать нормально. Для операций считывания ситуация другая. Если несколько портов ввода имеют совпадающий адрес, при считывании они передают свои данные на шину. Если они находятся на одной физической шине, возникает конфликт.

При прочих равных условиях для каждого бита шины «побеждает» порт, выводящий логический ноль. Так, если один порт «хочет» передать байт ОРЬ, а другой — РОЬ, то процессор считает ООЬ. Если порты находятся на разных физических шинах (например, один в 1БА„а другой — в РС1), конфликта не будет, поскольку шины отделены друг от друга буферами данных. Каждой шине назначается своя область ввода, и дешифратор, расположенный на системной плате, при чтении открывает соответствующие буферы, так что реально считываются данные только с одной шины.

При записи в порты данные (и сигнал записи) обычно распространяются по всем шинам компьютера. Адреса ОЬ-ОРРЬ отведены для устройств системной платы, чтение по зтим адресам ие распространя- 326 й 2 ()ространстао веайа/вывода Ати Р572 На№иачениа р р ПМА а! 8237 ООО-ООР О!О-О!Р Р5/2 — расширеню ПМА №1 02(ЬО21 Контроллер прерываний №1 — 8259А 020-021 040-043 Таймер(РСуХТ: 8253, АТ. 8254) Диагностический регистр РО5Т (только запись) 000 060-003 Системный интерфейс 8255 Контроллер клавиатуры АТ 8042 Источники НМ! и управление звуком Память СМО5 и маска ЫМ! Диапкктический регистр 080-083 Регистры сциниц !)МА Р5ДЕ микроканал, арбитр и т.

л. Маска ЫМ! ОАО Конгроллер прерьиына! №2 — 8259А ОАО-ОВР Контроллер ПМА №2 8237А-5 ОРО-ОГГ 100 — 1ЕР Сопроцессор 80287 Управление микроканалом Р5/2 Контроллер НЖМД №2 (ПЭЕ№2) !70-177 1 80-187 Контроллер НЖМД №1 (! ПЕ№! ) тся на шины расширения. Для современных плат со встро- „ной периферией и несколькими шинами (ЮА, РС!) рас- пределением адресов управляет ВЮЯ через регистры кон- фигурирования чипсета. Приведенные выше рассуждения справедливы и для про- странства памяти, но, как правило, они актуальны только для портов ввода/вывода. Карта распределения адресов ввода/вывода стандартных устройств приведена в табл.

А.!. Подразумевается (О-битная дешифрация адреса. А. Системотехника (ВМ РС-совместимых комоькие 326 200-20Г СОМ4 278-27Г 2СО-2ОГ СОМ4 2ЕО-2Е7 СОМ4 сомг Плата-прототип 300-3! Г 320-32Г Жеспсий писк ХТ СОМЗ Контроллер НГМД №2 Порты команд!ПЕ№2 376-377 378 †3 378-37Г ЗВО-ЗВВ ЗВΠ— 3 В В Видеосистема РБ/2 384-ЗСО ЗСО-ЗПГ ЗСО-ЗОГ Ъ'ОА ЗПΠ— ЗПГ ЗПО-ЗПГ СОА/ЕОА СОМЗ СОМЗ ЗГО-ЗГ7 Контроллер НГМ/( №1 ЗГО-ЗГ/ ЗГ6-3Г7 Порты команд 1ПЕ№1 ЗГВ"ЗГГ сом! ЗГ8-ЗГГ Ат и РБ/2 200-207 2Е8 — 2ЕГ 2Г8 — 2ГГ 338-ЗЗГ 370-377 380 -38Г ЗАО-ЗАГ ЗВС-ЗВ!' ЗСО-ЗСГ ЗЕО-ЗЕ7 388 — ЗЕГ 2А2-2АЗ 2СΠ— 2ПГ 380-38Г ЗАО-ЗАО ЗВС-ЗВГ ЗСΠ— ЗСГ Назначение Игроеой адаптер Параллельный порт 1.РТ2 (ЕРТЗ при наличии МПА) Часы МЗМ4832!Вб ЕСА №2 Параллельный порт ЕРТ1 ((РТ2 при наличии МПА) Синхронный алаптер ЯНС/ВЯС №2 Сиахронный адаптер ВЗС №1 Монохромный алаптер (МПА) Параллельный порт ЕРТ1 платы МПА ЕОА №1 А 3 Аппаратные прерывания А,З.

Аппаратные прерывания Аппаратные прерывания обеспечивают реакцию процессора на события, происходящие асинхронно по отношению к исполняемому программному коду. Процессоры х86 поддерживают таблицу, содержащую определения до 256 процедур обслуживания прерываний. Немаскируемые прерывания НМ1 обрабатываются процессором независимо от состояния флага разрешения прерывания /Е. К ним относятся прерывания, приходящие по линии ИМЬ а для процессоров, поддерживающих режим системного управления, еше и по линии ЗМ1№. Сигнал на линию ЫМ! приходит от схем контроля паритета памяти, от линии ЮСНК шины 1ЯА или 6ЕВВ№ шины РС1.

В машинах класса АТ сигнал Май блокируется до входа процессора установкой бита 7 порта 070Ь в 1, отдельные источники — битами 2, 3 порта 061Ь. Идентифицировать источник 1чМ1 позволяют биты 6, 7 регистра 061 Ь. В ХТ ЫМ! вызывается и математическим сопроцессором при возникновении исключения. Запретить ЫМ1 позволяет обнуление бита 7 порта ОАОЬ; отдельные источники блокируются битами 4, 5 регистра 061Ь; биты 6, 7 регистра 062Ь идентифицируют источник. Обработка маааишвмых прерываний может запрещаться инструкцией 01 и разрешап ся — Еl (илн другим способом воздействия на флаг процессора lг). Эти прерывания обслуживаются контроллером, программно-совместимым с 8259А.

Он имеет 8 входов запросов прерываний !ЯОх от внешних источников. При обработке запроса контроллер передает по шине данных 8-битный вектор Пврывспшя, пютветствующий номеру запроса. Этот вектор является индексом, по которому ссылка на процедуру обработки прерывания хранится в таблице прерываний. В машинах класса ЛТ используются два контроллера прерываний. Ведущий (первичный) контроллер 8259А№1 обслуживает запросы О, 1, 3-7.

К его входу 2 подключен ведомый (вторичный) контроллер 8259Л№2, который обслуживает запросы 8-15. При этом используется вложенность приоритетов — запросы 8 — 15 со своим рядом убывающих приорите- 328 А. Системотехника !ВМ РС-совместимых компьютеров тов вклиниваются между запросами ! и 3 ведущего контроллера, приоритеты запросов которого также убывают с ростом номера. В ХТ один контроллер 8259А обслуживал все 8 линий запросов. На входы контроллеров прерываний поступают запросы от системных устройств и плат расширения. Эти линии обозначаются как !НОх и имеют общеприияттзе назначение (табл.

А.2). Прерывания в табл. А.2 расположены в порядке убываиия их приоритетов. Номера векторов, соответствующих линиям запросов контроллеров, система приоритетов и другие параметры могут задаваться программно при инициализации контроллеров. Инн (номер) Вектор Назначение Контроль канала, паритет (в ХТ вЂ” соп(клзессор) Ь(М! 02Ь Таймер (канал 0 8253/8254) 08й Клавиатура ХТ вЂ” произвольно, АТ вЂ” каскад 1К()8-1КО! 5 ИЯ2 0дй СМО5 КТС вЂ” часы реальною времени Произвольно 1К()9 Произвольно Произвольно !КО!О 738 ИЯ! 1 Р572-Монте илн произвольно !КС4!2 Математический сопропессор !3 758 НОС вЂ” контроллер НЖМД Произвольно 768 1КО!4 778 !КО!5 СОМ2, СОМ4 1КЯЗ 080 СОМ1, СОМЗ ОСЬ !КО ХТ вЂ” НПС, АТ вЂ” 1.РТ2, Зонин (произвольно) 1КО5 008 РОС вЂ” р р НГМД ИО6 ОЕй 1.РТ! — принтер !КО7 ОГп А.З.

Аппаратные прерывания Назначение номеров прерываний — процесс двухсторонний: адаптер должен быть сконфигурирован па исгользование конкретной линии шины (джамперамн нли программно), а ПО, поддерживающее данный адаптер, должно быть проинформировано о номере используемого вектора. Поскольку прерывания являются дефицитным ресурсом, возникает желание разделить эти линии между несколькими устройствами. Тогда обработчик прерывания устройства, овределив, что источник — не его, вызывал бы обработчик другого устройства, работающего с той же линией.

Однако в шине 1ЯА прерывание вырабатывается по положительному перепаду сигмгла на линии запроса. Такой способ подачи сигнала имеет меньшую помехозащищенность, чем срабатывание по отрицазельному перепаду, и отрезает путь к нормальному разделяемому использованию линий, для которого полностью пригоден способ подачи сигнала по низкому уровню. Поскольку традиционный контроллер позволяет задавать чувствительность — уповень (1.ече!) или переппд (Ег(яе) — только для всех входов одновременно, разделяемые прерывания на шине 1ЯА неработоспособны. Тем не менее, некоторые чипсеты, реализующие контроллеры прерываний, допускают индивидуальное управление чувствительностью каждого входа.