М.Гук - Интерфейсы ПК, справочник, страница 5

1 лн Оконечные цепи линий интерфейса!ЕЕЕ 1284: а — однонапРавленных, б — двунаправленных Традиционные интерфейсные кабели имеют от 18 до 25 проводов, в зависимости от числа проводников цепи 61чР. Эти проводники могут быть как перевитыми, так и нет. К экранированию кабеля жестких требований не предъявлялось. Такие кабели вряд ли будут надежно работать на скорости передачи 2 Мбайт/с и при длине более 2 м.

Стандарт 1ЕЕЕ 1284 регламентирует сва1апва кабелей. 28 1. Параллельные интерфейсы Все сигнальные линии должны быть перевитыми с отдельными обратными (общими) проводами. Каждая пара должна иметь импеданс 62+6 Ом в частотном диапазоне 4-16 МГц. Уровень перекрестных помех между парами не должен превышать 10%. Кабель должен иметь экран (фолыу), покрывающий не менее 85% внешней поверхности.

На концах кабеля экран должен быть окольцован и соединен с контактом разъема Кабели, удовлетворяющие этим требованиям, маркируются надписью «1ЕЕЕ Хгт( 1284- 1994 Сотир1ииг». Они могут иметь длину до 1О метров, обозначения типов приведены в табл. 1.3. :."~аФЖУФ. 1.2.2. Режимы передачи данных 1ЕЕЕ 1284 определяет пять режимов обмена, один из котоРых полностью соответствует стандартному выводу по протоколу Свиттоитгж Стандарт определяет способ, по которому ПО может определить режим, доступный и хосту (РС), и ПУ (или присоединенному второму компьютеру). Режимы нестандартных портов, реализующих протокол обмена Сви«тоитст аппаратно (Р ит Свигтоитсз, Раитйв! Ротт ЯРО л4от(е), 1,2, Стандарт 1ЕЕЕ 1284 могут и не являться режимами 1ЕЕЕ 1284, несмотря на наличие в них черт ЕРР и ЕСР, При описании режимов обмена фигурируют следующие понятия: а Хост — компьютер, обладающий параллельным портом, н ПУ вЂ” периферийное устройство, подключаемое к этому порту.

Р1г — в обозначениях сигналов обозначает передающее П У. е Прямой канал — канал вывода данных от хоста в ПУ. а Обратный камал — канал ввода данных в хост из ПУ. Полубайтный режим ввода — М1ЬЫе Мове Предназначен для двунаправленного обмена. Может работать на всех стандартных портах. Порты имеют 5 линий ввода состояния, используя которые ПУ может посылать в хост байт тетрадами (п1ЬЫе — полубайт, 4 бита) за два приема Сигнал доке, вызывающий прерывание, которое может использоваться в данном режиме, соответствует биту 6 регистра состояния, что усложняет программные манипуляции с битами при сборке байта. Сигналы порта приведены в табл.

1.4, временные диаграммы — на рис. 1.3. ,1,2, 3,4,В,В НОВЮЯЯУ РВС Х снпеяи юхтояяяя Вя4н ~4я1 Гянн1О:З рис. 1.3. Прием данных е полтбейтном режиме Прием байта данных в полубайтном режиме состоит нз следующих фаз: 1. Хост сигнализирует о готовности приема данных установкой низкого уровня на линии Ноэ1Впеу. 2. ПУ в ответ помещает тетраду на входные линии состояния.

1. Па аллельные инте йсы Сигнал 5РР Аогоуеен» !/О Олисанне контакт нгжтаиву — сигнал квитирования. Низкий уровень означает готовность к приему тстрады, высокий подтверждв ет прием тетрады Зе!еслп» 17 Выажий уровень указывает на обмен в режиме !ЕЕЕ 1284 (в режиме 5РР уровень низкий) О дск» рвгк. Низкий уровень означа ег готоыгопгь теграаы, высокий — ответ иа сигнал нгигвову 10 вову ! Прием бита данных 3, затем бита 7 1 Прием бита данных 2, затем бита б РЕ 12 ! Прием бить данных 1, затем би.га 5 13 ! Прием бита данных О, затем бита 4 15 Полубайтный режим сильно нагружает процессор, и поднять скорость обмена выше 50 Кбайт/с не удается.

Безусловное его преимущество в том, что он работает на всех лортаст. Бго применяют в тех случаях, когда поток данных невелик (например, для связи с принтерами). Однако при связи с адаптерами локальных сетей, внешними дисковыми накопителями и Ссг-гсОМ прием болыпих обьемов данных требует изрядного терпения со стороны пользователя. Двунаправленный байтный режим- Ву1е Моде В данном режиме данные принимаются с использованием двунаправленного порта, у которого выходной буфер дан- 3. ПУ сигнализирует о готовности тетрады установкой низкого уровня на линии РтгСйс 4.

Хост устанавливает высокий уровень на линии Нов!Возу, указывая на занятость приемом и обработкой тетрады. 5. ПУ отвечает установкой высокого уровня на линии Р1тСйс 6. Шаги 1 — 5 повторяются для второй тетрады. !.2. Стандарт 1ЕЕЕ 1284 Контакт Сигнал ВРР 1/О Описание Кма в байтном режиме Вггиье» Импульс (низкого уровня) подтверждает прием байта в конце каждого цикла номом О Аисогевп№ НоаГВ иву Сигнал квитирования.

Низкий у)ювень азнача ет ютонность хоста прина ть байт; высокий уровень устанавливается по приему байта О 1204левие 17 Высокий уровень указыва ет на обмен в режиме 1ЕЕЕ 1284 (в режиме ЯРР уровень низкий) О !п11№ 1п~!№ Не используется; установлен высокий уровень Асц№ Устанавливается в низкий уровень для индикации действительности данных на линиях Оага (О:71. Низкий уровень устанавливается в ответ на сиги зл НозГВизу 10 Виау РггВизу Состояние занятости прямого канала РЕ АсКОаыяеп 12 Устанавливается ПУ для указания на наличие обратного канала передача Флаг расширяемости хлад Епог№ !5 ОаГеАчав№' Устанавливзегся ПУ для указания на наличие обратного канала передачи двунаправленный (прямой и обратный) канал данных Оеы [О:71 ома (оя) 2 — 9 !/ О " Сигналы действуют в последовательности согласования (см.

далю). ных может отключаться установкой бита СН.5=!. Как и предыдугние, режим является программно-управляемым — все сигналы квитирования анализируются и устанавливаются драйвером. Сигналы порта описаны в табл. 1.5, временные диаграммы — на рис. 1А. ф))))ййуЩАйёй()ицг)дйдряуй4~йт)ййарйййй(ййдбйй)йийдйд..ьгуф~~~ня~ 1, Параллельные инте ейсы ,1 ,2 ,3 ,4 носа омв!ол нвхЮх Рно. 1.Я. Прием данных в байтном режиме Фазы приема байта данных: 1. Хост сигнализирует о готовности приема данных установкой низкого уровня на линии НошВоеу. 2. ПУ в ответ помещает байт данных на линии С1ага [Вх7!. 3.

ПУ сигнализирует о действительности байта установкой низкого уровня на линии Р11СЕс 4. Хост устанавливает высокий уровень на линии Нов1Визу, указывая на занятость приемом и обработкой байта. 5. ПУ отвечает установкой высокого уровня на линии Р)гСйс 6. Хост подтверждает прием байта импульсом Нов!С!К. 7. Шаги 1-6 повторяются для каждого следующего байта.

Побайтный режим позволяет поднять скорость обратного канала до скорости прямого канала в стандартном режиме. Однако он может работать только на двунаправленных портах Режим ЕРР Протокол ЕРР (Ео)шлсет) Рага1!е! Рогт — улучшенный параллельный порт) был разработан компаниями !пте!, Х1гсош и 2еп!1Ь Пата Вузтешз задолго до принятия 1ЕЕЕ 1284. Он предназначен для повышения производительности обмена по параллельному порту. ЕРР был реализован в чипсете 1и!е! 3865Ь (микросхема 82360) и впоследствии принят множеством компаний как дополнительный протокол параллельного порта Версии протокола, реализованные до принятия 1ЕЕЕ 1284, отличаются от нынешнего стандарта (см, далее). !.2. Стандарт !ЕЕЕ ! 284 Протокол ЕРР обеспечивает четыре типа циклов обмена: запись данных; ь чтение данных; запись адреса; Описание Коигант Сигнал 5РР Иия а ЕРР шпге№ Зггоье№ о Низкий уронень записи, высокий чтения цикл цикл Строб данных Низкий уровень устанавливается в циклах передачи данных ДШо( Р№ оаязш№ Строб адреса Низкий уровень устанавливается в адресных диклах Зе(еш1п№ 17 о Сброс ПУ (низкии уровнем) Прерывание от ПУ 1он№ (б о дск№ 1О Сигнал квитирования Низкий уровень разрешает на'гало цикла (установку строба в низкий уровень), переход в высокий — разрешает завершение цикла (снятие строба) шаг» нищ о га (о 71 до[0 71 Двунаправленная адреса,'данных 2 — 9 1УО шина РапегЕпб Используется по усиотрению разработчика периферии д коагаяео' 12 Используется по усмотрению разработчика периферии Хнао Используется по усиотренгно разработчика периферии Епог№ ОаГалча1№' Сигналы действуют в последовательности согласования (си далее) 2 Ззк %530 чтение адреса.

Назначение циклов записи и чтения данных очевидно. Адресные циклы используются для передачи адресной, канальной и управляющей информации. Циклы обмена данными отличаются от адресных циклов применяемыми стробирующими сигггалами. Назначение сигналов порта ЕРР и их связь с сигналами БРР объясняются в табл. !.6. 1. Параллельные интерфейсы ЕРР-порт имеет расширенный гшбор регистров (табл.

1.7), который занимает в пространстве ввода/вывода 5-8 смеж- ных байт. Описание Имя репктра Онемение Решим +О БРР 7)та Роа Регштр дтотгх БРР ЕРР/ЕРР ЕРР Банга Роа ЕРР Стипгг' Роге БРР/ЕРР БРР/ЕРР Регистр состоянии ЕРР Регш.тр рлраеления ЕРР Ртиппр адреса ЕРР Чтение или запись в него генерирует связанный цикл чтения или записи адреса ЕРР ЕРР Лггггтт Ром ЕРР ЕРР Етага РШГ Регистр г)анаих ЕРР. Чтение (запнсь) генерирует связанный ци кл чтения (записи) лепных ЕРР К /Чг В некоторьгх контроллерах могут использоваться лля 16-/ 32-битггых операций ввода/вывода +5. г7 ЕРР Х/А В отличие от программно-управляемых режимов, описанных ранее, внешние сигналы ЕРР-порта для каждого цикла обмена формируются аппаратно по одной операции записи или чтения в регистр порта.