Применение ТТЛ и КМОП (944147), страница 15
Текст из файла (страница 15)
85. Дешифротор но 1О выходов Однако ввиду широкого использования в устг5 ройствах индикации двоично-десятичных дешиф-' г т т раторов в состав серии К155 специально включен ', и двопчно-десятичцый дешифратор К155ИД1 с вы, гв соковольтным выходом (рис. 87). Дешифратор ! имеет четыре входа, которые могут подключаться к выходам любого источншса кода 1-2-4-8, и десять Рис 87.
Михросхеыо ВЫХОДОВ, КОтОрЫЕ МОГут ПОдКЛЮЧатЬСя К КатОдаМ ГаК155ИЯ1 зоразрядного цифрового или знакового индикатора ввг ИД4 можно собрать дешифратор на 64 3 вс в в выхода по схеме, подобной рис. 82. Если г г г — г дополнить микросхему ИД4 тремя зле- ментами 2И-НЕ, можно получить дешиф- 5 5 в ратор на десять выходов (рис. 86). Микросхема К555ИД5 (рис. 83) аналоввг ~ авг г гична по функционированию ИД4, но г имеет выходы с открытым коллектором. ввгг Описанные двоичные дешифраторы ,', в, являются полными: лгобому состоянию адресных входов соответствует нулевое ва~ хввивт, ввг ххевм состояние некоторого единственного выхода.
В ряде случаев, например при двоично-десятичном представлении чисел, удобно использовать неполные дешифраторы, в которых число выходов меньше числа возможных состояний адресных входов. В частности, двоично-десятичный дешифратор содержит десять выходов и не меньше четырех входов.
На основе полного дешифратора всегда можно построить неполный на меньшее число входов. МИКРОСХЕМЫ КОМБИНАЦИОННОГО ТИПА СРЕДНЕЙ СТЕПЕНИ ИНТЕГРАЦИИ ТР (анод последнего через резистор сопротиваа! Какнтн лением 22.,91 кОм подключен к полюсу источника постоянного нли пульсирующего напряжа ния 200...300 В), Схема подключения дешифратора к микроВ г схеме К155ИЕ4, включенной в режим деления а 9 на 10 с кодом 1-2-4-6, приведена на рис. 88. Для подключения микросхемы К155ИД1 Рн .
ВВ. Подкнюнанна к выходам декады на микросхемах ТМ2 мнкросканнК!55ИД! (см. рис. 19) или декады по рис. 22 пеобхо- к декаде номнкроскене дим дополнительный элемент И, в качестве К! 55ИЕ4 которого могут быть использованы два лтобых маломощных диода (рис. 89) или 1Т4 часть интегральной микросхемы ЛИ1. Для подключения выходов микросхемы К155ИД! ко входам других микросхем ТТЛ следует принять дополнительные г г меры по согласованию уровней, поскольку г а ка~ техническими условиями на микросхему а а К155ИД1 гарантируется выходное напра-, каг жение в состоянии лог.
0 не более 2,5 В, что превышает порог переключения микросхем ТТЛ, составляющий около 1,3 В. Практи- Рнс. Вй Подключение чески выходное напряжение микросхем ннкроскенн К!55ИД! К155ИД1 в состоянии 0 может быть к декада но ннкроскаиок несколько вьппе или ниже порога переключения, поэтому для надежной работы микросхемы-нагрузки в минусовую цепь питания этой микросхемы следует включить кремниевый диод.
Такое включение повысит порог переключения примерно до 2 В, что обеспечит ее согласование с дешифратором К155ИД1. Кроме того, поднимется выходной уровень лог. 0 микросхемы примерно до 0,9 В, что вполне достаточно для нормальной работы последующих микросхем. На рис. 90 приведена схема делителя частоты на 10 с переключаемой в пределах 10...1,1 скважностью выходных импульсов, иллюстрирующая описанные выше правила согласования дешифратора К155ИД! с микросхемами ТТЛ. Микросхема К555ИД6 (рис.
91) — неполный дешифратор двоично-десятичного кода 1-2-4-8.,Как и микросхема К155ИД1, она имеет четыре адресных входа 1, 2, 4, 8, но ее десять выходов 0 — 9 выполнены а 7 а аа~ кланга как каг кмгга МИКРОСХЕМЫ СЕРИЙ 77Л ятвг« Рис. Рй Делителе частоты на 1О с лереключаеыой екважноетвю вт в ' по стандартной схеме. Прн подаче на входы 1, 2, т и,, т 4,8 кода чисел Π— 9 натам выходе, номер которого и, ~,' в соответствует десятичному эквиваленту входного т ' т кода, появляется лог.
О, на остальных выходах— лог. 1: при входных кодах, соответствуютцих числ в 1в лам 10 — 15, на всех выходах — лог. 1. Микросхема ИД7 (рис. 92) — дешифратор, имеРив Р1 Мнкгтоекеыа ющий три адресных входа 1, 2, 4, три входа стробирования 5, два из которых инверсные, и восемь инверсных выходов. Лог. 0 на одном из выходов может появиться лишь при единственном разрешающем сочетании сигналов на входах стробировавс~в ,'в ,' т ~ ~ и ния5 — наинверсныхвходахдолженбытьлог,О,на — прямом — лог. 1. При всех других сочетаниях сигналов на входах 5 на всех выходах микросхемы— лог. 1. Сигнал лог. 0 при разрешающем сочетании на входах появится на том выходе дешифратора, Рис.
Х2. М"кРо'"'ыо номер которого соответствует десятичному эквиваИД7 ленту кода, поданному на адресные входы 1, 2, 4. Наличие трех входов стробпрования позволяет простыми средствами объединять микросхемы для наращивания разрядности дешнфратора. Три микросхемы ИД7 можно объединить в дешифратор на 24 выхода без дополнительных элементов (соединение микросхем 1) Р1— 1)1)3 па рис. 93), четыре микросхемы и инвертор — в дешифратор на 32 выхода (рис, 93). Дополнив схему рис.
93 еще четырьмя микросхемами ИД7 и инвсртором, можно получить дешифратор на 64 выхода. Микросхема ИД10 (рис. 94) — дешифратор, по функционированию соответствующий микросхеме К555ИД6, по с выходами, выполненными с открытым коллектором, Для микросхемы К555ИД10 МИКРОСКЕМЫ КОМБИНАЦИОННОГО ТИПА СРЕДНЕЙ СТЕПЕНИ ИНТЕГРАЦИИ В! гт гб ообл Рис. 93. Дешифратор иа 32 еыходо в состоянии лог. 0 ее выходной ток может достигать 24 мА, в состоянии лог. 1 на ее выход можно ог а~ ПОдаВатЬ Нанряжепнс да 15 В. ДЛя МИКРОСХЕМЫ дб а~гт К155ИД10 максимально допустимое напряжение, г~ — ' и которое можно подвести к выходу находятцемуся тб, в состоянии лог.
1, такх<е составляет 15 В. Выход'г а нос напряжение лог. 0 при втекающем токе 20 МА ',' е пе более 0,4 В, при токе 80 мА — не более 0,9 В. Укар ванные выходные параметры позволяют применять мш<росхему К15аИД10 при построении расс Рис. 94. Микросхема пределителей с репейными выходами (ртис. 95). При необходимости увеличения числа выходов стробирование микросхемы можно осуществлять по входу 8. Для примера на рис. 96 приведена схема дешифратора на 64 выхода. Отметим, что в соответствии с рпс. 96 можно при необходимости соединять микросхемы К155ИД1, К555ИД6. Микросхема КР531ИД14 (рис.
97) содержит два стробируемых дешифратора, каждый с двумя адресными входами 1 и 2, инверсным гбрагл 'РП~ к~а топко~а кабггб Ш-КИ РЗГЕ ~ р, РГ< батрак г Рис. 95. Распредепитепб с репейиыми выходами МИКРОСХЕМЫ СЕРИЙ 7ТЛ вг 1 г в и гг Ь- Рис. Рб. Дешифротор ио б4 выхода входом стробирования 8 и инверсными выходами Π— 3. Как и в других дешифраторах ТТЛ-серий, при разрешающем лог. О на входе 8 лог. О появляется на том выходе дешифратора, номер которого соответствует десятичному эквиваленту двоичного числа, поданному на адресные входы 1 и 2. При лог. 1 на входе 8 на всех выходах дешифратора также лог.
1. Лля получения дешифраторов с большим числом выходов можно соединять микросхемы в соответствии с рис. 98. «Ртввипи к9559ив99 г т и, в о о 45 г г 15 5 5 9 Рис. 97 Микросхема ИД 1 4 г па9, паг КР55~ИВИ ПП9~ сс г пс а в 9 Ю 5 и а ааг9 Рис. 28. Дешифратор ио !2 выходов Функцию, обратнукт функции дешпфраторов, выполняют шифраторы. Микросхема ИВ1 — приоритетный шифратор К К 5 ИВ 9 (рис. 99). Она имеет восемь информационных вхо'па а дов Π— 7 и вход разрешения Е.
Выходов у микросхе- О г 9 о ' ' т мыпять — триинверсныхвыходногокода1,2,4;С— ч 5 г 6 признака подачи входного сигнала и Р— переноса 5 Если на всех информационных входах микро- и "- 5 -'1. схемы лог. 1, на выходах 1, 2, 4, С вЂ” лог. 1, на выходе Р— лог. О. При подаче лог. О на любой из инфорРи Рг Ми, „мационных входов Π— 7 на выходах 1, 2, 4 появится Ив 5 инверсный код, соответствующий номеру входа, па который подан лог.
О, на выходе С вЂ” лог. О, что МИКРОСХЕМЫ КОМБИНАЦИОННОГО ТИПА СРЕДНЕЙ СТЕПЕНИ ИНТЕГРАЦИИ ВЗ является признаком подачи входного сигнала, на выходе Р— лог. 1, которая запрещает работу других микросхем ИВ1 прн их каскадном соединении. Если лог. 0 будет подан на несколько информационных входов микросхемы, выходной код будет соответствовать входу с болыпим номером. Так работает микросхема при подаче на вход Е лог. О. Если же на входе Е лог.
1 (запрет работы), на всех шести выходах микросхемы лог. 1. Две микросхемы ИВ1 можно со- ппг единить по схеме ротс, 100 для полу- и че~ия приоритетного шифратора на г г г г оог 3 - г г г 18 входов. Если лог. 0 подан на один из вхо- 5 5 пег г дов 0 — 7, на выходах ?ШЗ появятся -Б— младшие разряды прямого выход- ом г ного кода, на выходе С ?)?г1 — лог.
О, г определяющий разряд 8 выходного пог кода, на выходе Р— лог. 1, являющаяся признаком подачи входного сигнала. Если лог. 0 подать на один !г — и оп~ апг из входов 8 — 15, лог. 1 с выхода Р и й квпипг ?)?г2 запретит работу ?)?)1, млад- а шие разряды на выходах ?)?)3 опрсделяются микросхемой ?г?)2, на выходе 8 выходного кода будет лог. 1. Рис. 100. Соедииеииелпгх Таким образом, с выходов 1, 2, 4, 8 микросхем ИВ ! устройства по схеме рис. 100 можно снять прямой код, соответствующий номеру входа, на который подан лог, О. Микросхемы ИВ1 можно соединять для получения большего числа входов.
В этом случае выходы переноса микросхем с болыпими номерами следует соединить со входами запрета микросхем с меньшими номерами, выходы 1, 2, 4 следует через многовходовые элементы И-НЕ подключить к выходам устройства — это будут младшие разряды выходного кода. Выходы С микросхем ИВ1 следует соединить с входами 0 — 7 еще одной микросхемы ИВ1, с выходов которой можно будет снять старшие разряды кода н признак подачи входного сигнала С (рис. 101). В схемах рис. 100 и 101 сохраняется свойство приоритетности шифраторов — при одновременной подаче лог. 0 на несколько входов выходной код всегда соответствует входу с наибольшим номером.
МИКРОСХсМЬ7 СГРИЙ ПЛ 56 57 5В 55 66 67 бг и Рис 10 и Шифрогор иа 64 входа Микросхема К555ИВЗ (рис. 102) — приоритетный шифратор. Она имеет девять инверсных вхо- ,'2 г дов 1 — 9 для подачи кодируемого сигнала и четыре б 2 5 инверсных выхода кода 1-2-4-8. В исходном состо- 5 б 7 янин на всех входах и выходах лог. 1.
При подаче в в в , '' на любой иэ входов лог. 0 на выходах 1-2-4-8 фор- мируется инверсный код номера входа, на который рис. 102 Михросхвиа подан лог. О. Если лог. 0 подан сразу на несколько К555И00 входов, код на выходе соответствует наиболыпему номеру входа, на который подан лог. О.
Основное назначение микросхемы — преобразование номера источника сигнала в код, например номера нажатой кнопки, Для примера на рис. 103 показана схема квазисенсорного переключателя на 10 положений, выходными сигналамп которого является код 1-2-4-8 нажатой и отпущенной кнопки (аналог переключателя с взаимовыключением).
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
