Применение ТТЛ и КМОП (944147), страница 14
Текст из файла (страница 14)
1, выходы 1 — 8 переходят в высокоимпедансное состояние независимо от сигналов на входах Е и по спадам импульсов отрицательной полярности на входе С происходит параллельная запись в регистр информации, поступаюгцей на его выходы 1 — 8 (теперь онп стали входами). Микросхему ИР24 удобно использовать для преобразования последовательного кола в параллельный и наоборот, для параллельного МИКРОСХЕМЫ ПОСЛЕДОВАТЕЛЬНОСТНОГО ТИПА приема многоразрядного двоичного числа, его сдвига в любую сторону на нсоб- ея РЯ ЯВ РС РС ходимое число разрядов и выдачи на ту $ с с б же шину и во многих друпвх случаях. На рис.
71 приведена схема соедине- 55 5 5 ния микросхем между собой для увели- с б 5 5 57 б б чения числа разрядов. Я 7 7 Нагрузочйая способность микросхем У КР1533ИР24 по выходам 1 — 8 такая же, как и у КР1533ИР22, по выходам РК н РŠ— стандартная. Для микросхемы ВЯ ЯВ РС КР531ИР24 максимально допустимый выходной ток по выходам 1 — 8 в состоянии лог. 0 — 20 мА, в состоянии лог. 1— 65мЛ при 24 В и 0 5 мА — прн 27 В.
11о б 5 и выходам Р1. и РВ максимальный ток — 7« 7 75 в состоянии лог. 0 составляет 6 мЛ. Входя в и ные токи в состоянии лог. 0 по выводам 77 1 — 7, 11 — 165 18, 19 составляют 0,25 мА. "1 Микросхема К555ИР27 (рис. 72)— восьмиразрядный регистр хранения инРис. 2!. Соединение формации.
Запись информации в регистр микросхем ИР24 производится, как и для микросхемы ИР23, по спаду импульса отрицательной полярности на входе С. Регистр имеет инверсный вход разрешения 5 в« яв ЗаПИСИ ЕЕ, Прн ЛОГ. 1 На ЗтОМ ВХОДЕ ЗаПИСЬ В рЕГТТСтр ', 57 7,'- Вб 5 запрещена. Информация на входах 1)! — 1)8 может ме- ' вс с -'- ° 5 5 няться как при лог, О, так и при лог. 1 на входе С. РегистрыТМ8,ТМ9,ИР15,ИР22,ИР23,К555ИР27 75 '„' ', и могут использоваться для кратковременного запо- Ц«7 с мпнання небольшого объема информации, поступа- 7 57 ютцей в параллельном коде. Выходы микросхем ИР22 и ИР23 можно объединять, что позволяет организовать не только запоминание информации, но и ее мультиплексирование.
Для примера на рис. 73 приведена схема приема восьмибитовой информации одновременно от двух различных источников Данные 1 и Данные 2, подобная рис. 58. Поочередная выдача информации па выходы может осуществляться при подаче на входы Чтение 1 и Чтение 2 лог. О. При необходимости из микросхем ТМ8, ТМ9, ИР23, К555ИР27 можно построить сдвигающий регистр, сосдиТшв входы 132 — 1)8 кс «Ву«ша рас «иа 5555ИР77. ХР7555ИР77 МИКРОСКЕМЫ СЕРИИ ПЛ ооз им Рис.
73. Регистр дпв приема информации из пвгх розничных источников соответственно с выходами 1 — 7, в такой сдвигающий регистр параллельная запись информации невозможна. Микросхема КР1533ИР29 — восьмиразрядный реверсивный сдвигающий регистр (рис. 74), работает аналогично микросхеме КР1533ИР24.
Однако в нем обеспечивается еще и синхронный сброс. Для установки триггера регистра в нулевое состояние на вход разрешения установки ЕК нужно подать лог. О, а на вход С вЂ” импульс отрицательной полярности. Сброс триггеров произойдет по спаду импульса. Микросхекта КР!5ЗЗИРЗ1 — 24-разрядный сдвигающий регистр (рис. 75), Она имеет два входа 1Π— информационный и С вЂ” тактовый) и 24 выхода. Последовательная запись информации со входа и ее сдвиг происходят по спадам импульсов отрицательной полярности, поступающих на вход С.
Отличие подачи питания от стандартного варианта специально отмечено на графическом обозначении микросхемы. Микросхема удобна для преобразования длинного последовательного кода в параллельный. Микросхема КР1533ИРЗЗ (рис. 76) по функционированию и нагрузочной способности соответствует КР1533ИР22, отличается от нее разводкой вьиодов, мощностью и быстродействием.
Рис. 74 Микросхема К555ИР29 Рис. 75. Микросхема КР15ЗЗИРЗ1 МИКРОСХЕМЫ ПОСЛЕДОВАТЕЛЬНОСТНОГО ТИПА 75 квгпгивгг квбвпиев Микросхема КР1533ИР34 — два четырехразрядных регистра хранения (рис. 77). Каждый из регистров, кроме четырех входов для подачи информации О1 — ЕТ4 (П5 — 1г8), имеет входы С, 11, ЕО. При подаче на вход К лог. О происходит установка тригге- Л- ров регистра в состояние О независимо от сигналов на других входах.
Запись информации происходит при подаче лог. 1 на вход С. Если при этом иа вход ЕО подан лог. О, триггеры регистра «прозрачны> и выходные сигналы повторяют входной сигнал, запоминание сигналов происходит в момент подачи лог. О на вход С. Подача лог, 1 на вход ЕО приводит к переводу выходов в высокоимпедансное состояние, но не мешает записи информации в триггеры регистра. Нагрузочная способность микросхемы КР1533ИР34 такая же, как у КР1533ИР22.
Рис. 75. Микросхемы КР1533ИРЗЗ и КР1533ИР37 квгвггивв кггвниегв Микросхема К555ИР35 — восьми- разрядный регистр хранения инфор- Рис. 77. Микросхемы КР1533ИР34 мации (рис. 78). Логика работы триггеров регистра такая же, как и у микросхем ТМ2, ТМ8, ТМ9. Установка триггеров в нулевое состояние происходит при подаче лог. О на вход К, параллельная запись информации осуществляется по спаду импульсов отрицательной полярности, подаваемых на вход С.
Нагрузочная способность микросхемы стандартная. гвгяв г 'ег г Микросхема КР1533ИР37 (рис. 76) аналогична ', м по функционированию и нагрузочной способное- гг,", ", гг ти КР15ЗЗИР22, отличается разводкой выводов, и,", ', и мощностью и быстродействием. ев в Микросхема КР1533ИР38 (рис. 77) отличается 1-1 ", с от КР15ЗЗИРЗ4 тем, что триггеры ее регистров синхронны — запись в них происходит по спаду Рис. 78. Микросхема импульсов отрицательной полярности на входе С.
ИР35 МИКРОСХЕМЫ СЕРИЙ ПЛ 1.4. Микросхемы комбинационного типа средней степени интеграции 1.4.1. Дешифраторы и шифраторы Из микросхем комбинационного типа при разработке цифровых устройств широко используют дешифраторы, их номенклатура довольно разнообразна. Микросхема ИДЗ (рис. 79) имеет четыре адресных входа 1, 2, 4, 8, два инверсных входа стробирования 5, ас а — ' объединенных по И, и 16 выходов 0-15. Если на обог их входах стробирования лог. О, на том из выходов, нов,, а мер которого соответствует десятичному зквиваленту аа, ', 'в входного кода (вход 1 — младший разряд, вход 8— старший), будет лог. О, на остальных выходах — лог, 1. а,", Если хотя бы на одном из входов стробированпя 5 и " а а ", лог.
1, то независимо от состояний входов на всех вы- а и, и и ходах микросхемы формируется лог. 1. а Наличие двух входов стробировапия существенно расширяет возможности использования микросхем. Из Рис. 79. ИЛЗ двух микросхем ИДЗ, дополненных одним инвертором, можно собратысешифратор на 32 выхода (рис. 80), депшфратор па 64 выхода собирается из четырех микросхем ИДЗ и двух ипверторов (рис. 81), а на 256 выходов — из 17 микросхем ИДЗ (рпс.
82). Микросхема ИД4 (рис. 83) содержит два дешифратсара на четыре выхода каждый с объединенными адресными входами и разделенными входами стробирования. Лог. 0 на выходах первого (верхнего по и о са 19 в аа и ?с га аа г аа га аа и Рис. оО Дешифратор иа о2 взвода МИКРОСХЕМЫ КОМБИНАЦИОННОГО ТИПА СРЕДНЕЙ СТЕПЕНИ ИНТЕГРАЦИИ ььГ- ьт РЬ. 5Ь Рг Ри5 Рис, В1. Дешифратор на 44 вьиода г в ьь Рг ьь ~гв гьа гм гм евг-аво кьпитп Рис. В2 Дешифратор на 256 выходов кгьоьвь. К555ИРЬ. КШРРРИРЬ Рвь КЬРРИРЬ К555ИР\ Рис. В4. Дешифратор на В выходов со стробированием Рис. ВЗ. Микросхемы ИД4 и ИД5 схеме) дешифратора формируется (аналогично ИДЗ) лишь при наличии на обоих стробирующих входах лог.
О. Соответствующее условие для второго дешифратора — наличие на одном из его входов стробирования лог. 1 (вывод 1), а на другом — лог. О (вывод 2). Такая структура микросхемы позволяет использовать ее в различных вариантах включения. На основе микросхемы ИД4 могут быть построены, в частности, дешифраторы на восемь выходов со входом стробирования (рис. 84) и на 16 выходов (рис. 85). На девяти микросхемах 78 МИКРОСХЕМЫ СЕРИЙ 1ТЛ веа Рвг юиилс ввт х~ввли! Рис. 85. Дешифратор на 15 выходов Рис.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
