Популярные цифровые микросхемы (944146), страница 55
Текст из файла (страница 55)
3,40. Регистр К1500ИР!41; а — структура входов в выходов; б цокаасвка Таблица 3.31. Состояния триггеров в микросхеме К1500И Р151 Та ба и ц а 3.30. Состояния триггеров в микросхеме К!500ИР150 Выход Вход Вход Выход (7 С С Н (З Еа ЕЬ Ц Н В Без изм сне(ия В ~ Н В Н Без изменения Загрузка Сдвиг вправо Сдвиг влево Хранеу!ие В Н Н Н Н Н Н Н х х В Н х В х Н х х х В В Н Н Н ! В 1-Н Н ! Н х х В х В х х х х х Н Н Н Н Н Н Н Н В Н Н В В Н Н В В Н Без измене(ия ~а 4 У . 7 ()Иг 'Рббб 504 Фрб д) -инр3 770 аз (гза.х! (7зпхг с'а.на! (70.0 йа 4 г) 770 !ГД 7Я РУ )!4 2!У Гз , бз з)а И йа! Р! аг Рг аЛУ арар ()баб (!) Рис.
3.41. Шестерки (л-триггеров! о — схеме К!000ИР!ЗО; б — цокалееке зтоа макросхемм; о, л — схема н цаколез к КИМОИР !щ делы тока потребления 79...159 мй), типовое время задержки — 0,9 нс. Время задержки от входа сброса )1 имеет пределы 1,!5...2,5 нс. Лля К1500ИР151 (рнс.3.4),з) выводы 20 и 21 — зто входы так- тового импульса Се и Сь (логика ИЛИ).
Лействие поломсительного тактового перепада, подаваемого на зти входы, отображено а табл. З.З!. Сброс триггеров .проводится напряжением высокого уровня, по. даваемым на вход Й. Тактовая частота переключения триггеров может составить 400 МГц. Мощность потребления равна 630 мВт. 339 3.7. УЗЛЫ ВЫЧИСЛИТЕЛЬНЫХ УСТРОЙСТВ СЕРИИ К! 500 Среди микросхем серии К1500 имеется несколько сверхскоростных вычислительных узлов, Микросхема К16ООИП!56 (рнс. 342) — устройство (селектор) взаимного масочного объединения двух четырехразрядных слов АΠ— АЗ и ВΠ— ВЗ. Селектор имеет четыре выхода-защелки ОΠ— ОЗ. Данные ва выходах защелкиваются, если на вывод разрешения по выходу ЕО подается высокий уровень (последняя строка табл. 3.32).
бнб КП жуков (гв,ею (Гк,оку а) Рис. 3.42. Селектор взаимного масочного объединения К!500ИП156: о — даковевкв; б — структура входов в Выходов Входы АМО и АМ1 используются для «внедрения» определенных разрядов из слова АΠ— АЗ в слово ВΠ— ВЗ. Аналогичные входы ВМО и ВМ! позволяют сделать противоположную операцию (разряд В„вместо А,). В табл. 3.32 зги операции отображены в строках от четвертой до одиннадцатой. Здесь также присутствуют два адресных кода ЛЗО, АЯ! и ВЗО, В51, необходимых для фиксации мест внедряемых разрядов.
Четыре комбивацин высоких и низких уровней, поданных по адресам АЗО, А51, позволяют внедрить «слева» в слово ВΠ— ВЗ один, два или три разряда нз слова ЛΠ— АЗ (см. строки от четвертой до седьмой в табл. 3.32), Аналогично можно внедрить разряды ВО, В1 и В2 в слово ЛΠ— ЛЗ, если воспользоватъся адресными входами ВЗО и В51 (строки от восьмой до одиннадцатой).
В табл. 3.32 выделен также режим трансляции слова ВΠ— ВЗ на выходы ()Π— ОЗ. Еля такого случая требуется, чтобы код по адресам ВБО, ВЯ1 был бы больше (или равен) коду по адресам АЗО, ЛЗ!. Селектор масочнаго объединения К!500ИП!56 потребляет среднюю мощность Р„„=690 мВт (ток потребления имеет пределы 30...200 мА). Типовое значение времени 1,д,»,,р — — 1,2 вс. Микросхема К!500ИП160 (рис. 3.43) позволяет организовать про.
верку четности (илн почетности) сумиы высоких логических уровней двух независимых девятиразрядных слов Л,АΠ— А7 и В,ВΠ— В7. По 340 Та бл и да 3.32. Состояния в схеме взаимного масочного объединения К1ЗООИП160 В!Од Выход Речены ВМ! ВМО АМ! АМО Вз! В50 А5! АВО Е ОО О! Проходит ВΠ— ВЗ Проходит АΠ— АЗ Внедряются разряды Ао в слово ВΠ— ВЗ Внедряются разряды В в слово АΠ— АЗ Одновременное взаимное внедрение На выходах слово ВО— ВЗ «о Защелкивзние х х В В В х х х Н Н Н Н Н Н Н В Н Н Н В Н Н Н В Н Н Н В Н В Н Н Н В Н Н Н В Н Н Н В Н Н Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В х х х х х х х х х х х х х х х х х х Н Н Н В В Н В В Н Н Н Н Н Н Н В Н В В Н В В В В В В В В В Н В Н В Н Н В Н В Н Н х х х х Н х х Н х х Н Н Н Н Н В Н В Н Н В В Н х х Н х х Н х х Н х х Н Н В Н В Н Н В В Н В Н Н В В Н В В Н В В Н В Н Н Н В Н Н Н Н В Н Н Н В Н Н Н Н Н В Н Н Н Н Н Н Н х х В ВО В! В2 ВЗ ВО В1 В2 ВЗ АО А1 А2 АЗ ВО В! В2 ВЗ АО В1 В2 ВЗ АО А! В2 ВЗ АО А1 А2 ВЗ АО А1 А2 АЗ ВО А! А2 АЗ ВО В! А2 АЗ ВО В! В2 АЗ АО В1 В2 ВЗ АО А! В2 ВЗ АО А! А2 ВЗ ВО А1 А2 ВЗ ВО А! А2 ВЗ ВО В! А2 АЗ ВО В! В2 ВЗ ВО В! В2 ВЗ ВО В1 В2 ВЗ ВО В! В2 ВЗ ВО В1 В2 ВЗ ВО В! В2 ВЗ ВО В1 В2 ВЗ ВО В! В2 ВЗ ВО В1 В2 ВЗ ВО В! В2 ВЗ сзО Я! сз2 !33 а) Рис.
3.43. Схема проверки на четность К1500ИП160 Рис. 3.44. Сверхскоростные мультиплексоры: в — К4НЕКПШЗ; а — КШЮКПШ4 Т а б л и ц а 3,33. Состовния выходов микросхемы К1500ИП100 прн проверке слов Ав и В на четиость Сумма выооввх уровноя Выходы Входы А, АΠ— А7 Входы В, ВΠ— В7 Н В ~ Нечетная ВО Четная ВЕ Н В Нечетная ЕО Четная ХЕ 342 входам А и В схема имеет малое время задерукки 0,6...1,4 ис, поэтому этн входы используются для наращивания устройства проверки четности до шестнадцати или большего количества бит. Сигналы четности гнечетности) выделяются на выходах Оа и 43ь согласио данным табл.
3.33. Если два цифровых слова поразрядно равны; АО=ВО, А1=В1...А7 В7, то на выходе С появляется низкий уровень, свидетельствующий о равенстве слов А и В. При л4обых других сочетаниях кодов на входах А„и В, на выходе С появится напряжение высокого уровня. Микросхема К! 5ООИП160 потребляет мощность 400 мВт, ток питания находится в пределах от 57 до 115 мА.
Сигнал иа выходе С появляется через интервал времени 1,2...2,9 нс. Микросхемы К1500КП163 н К1500КП164 (рис. 3,44) представляют в серии К1500 сверхбыстродействующие мультиплексоры. Первая из иих (рис. 3.44, и) — двойная, восьмиразрядная, вторая (рис, 3,44, б)— шестнадцатиразрядная. У схемы К1500КТ163 только три адресных входа 80 — 32 (см. табл. 3.34), позтому выбранный код адреса в каждом мультиплексоре подключает выход (Ча и ()ь к одноименным разрядам слов А и В.
Потребление тока питания находится в пределах 76...153 мА, наибольшее время 1.х,р,,р наблюдается для адресных входов (1,4...2,6 нс). Задержка от входов сигналов А и В находится в пределах 0,8...1,7 нс. Микросхема КП!64 потребляет мощность 325 мВт Т а б л и ц а 3.34. Состояния для мультиплексора К(500КП163 Вход адреса г7а. иь 52 Ш зб АО, ВО А7, В! А2, В2 Аз, ВЧ А4, В4 Аб, Вб Аб, Вб А7, В7 Т а б л н ц а 3,35.
Состояния для мультиплексора К150ОКВ164 Виход Входи адреса 55 Ю 5! 50 В Н Н Н В Н Н В В Н В Н В Н В В В В Н Н В В Н В В В В Н В В В В Р8 ВО Р10 П!1 ()! 2 В!3 014 В15 343 Н Н Н Н Н Н Н Н В Н Н В Н В Н Н В Н Н В В Н В В В Н Н В Н Н В Н В В Н В В В Н В В Н В В В В В В х х х х х х х х х х х х х х х х х х х х х х х х х х х х х х х х х х х Н х х х В х х Н х х х В х х Н х х х В х х Н х . х х В х х х х х х Н х х х В х х Н х х х В х х Н х х х В х х Н х х х В х х х х х х х х х х х х х х х х х х х х х х х х х х х х х х х х х х х Н В Н В Н В Н В Н В Н В Н В Н В ПРИЛОЖЕНИЕ Осазначеине Значение, расгаифрониа Исиодное назиаииь АΠ— ЛЗ Орегапб А Слово, байт, операнд А для четырехразрядного арнфметичес.
ио-логического устройства (ЛЛУ) Выход равенства операндов А и В в ЛЛУ Выходы неравенства операндов Л и В в АЛУ Арифметическо-логическое устройство, АЛУ Вход переключения асинхронного и синхронного режимов Слово, байт, операнд В (для четырехразрядпого АЛУ) Вход переключения счета двоичного (В) на десятичный (О) Вход тактовых импульсов Вход тактовых импульсов для уменьшения счета Вход разрешения тактовым импульсам Вход параллельного наращивания числа разрядов счетчика «Трюковыйа вход разрешения счета, необходимый при нара. шивании разрядности счетчиков Вход сброса, очистки счетчика Вход для разряда переноса Вход переноса в сумматор Выходы переноса; от сумматора (С„ю), от четырехразряд.
ного АЛУ (Санг) Выходы вспомогательных сигналов переноса от узла уско- 6 енного переноса для АЛУ ПУ вЂ” центральное процессорное (обрабатывающее) устройство Выход старшего разряда для переноса Выбор кристалла; доступ к одной из микросхем, входящих в устройство А=В А<В, А)В РагВу Лг!!)гше(!с !оя!с цп!1 Лзупс)гго(пупс(тго Орегапб В В!пагу(Респпа! АШ А(З ВΠ— ВЗ В(5, 2(!О С С С!осй шрц1 Соцп1 доип С!ос1« епаЫе Соцп( епаЫе рагаВе! Соцп1 епаЫе 1г!сЫе СЕ СЕР СЕТ С!еаг Сапу !п Саггу !п Саггу оп1 С(.К Снх С!и С„ С„+„ С„+, Сапу оп1рц1з С„.„, С,+„, Сн+г Сеп1га! ргосеззог цпП СР() Саггу оц( СЫр зе!ес1 С„„Ссш Т а б л и ц а П1, Мнемонические обозначения на функциональных схемах и в таблицах состояний Обо»на ~анно Исходное на»нанна Сопп1 нр С„ СК[/ 0 0 РΠ— РЗ вЂ” Ро РагаВе! [прп1а РЕМОХ РЯ 08 РЬ, РЯ РЯЬ, РВЕ РБΠ— 067 Е ЕС ЕЕ Е1 ЕпаЫе ЕпаЫс сопи( ЕпаЫе етеп ЕпаЫе [при[ Е10 ЕО ГΠ— РЗ ОБ Н Огоир Папа! Н[з[егезуз [прп1 [прп1/ОШрп1 1пршз ! — !6 дК-[! [р-[[ор )К-!прЫз 1/О П вЂ” 1!6 дК 3К ЬЗВ Саггу !осй айеад нпВ 0.[[[р-[[ор Ра1а [прШ Реши!Нр[вхег Ра1а зеНа! [прЫ Ра1а зе1ес[ Ра1а 1еП, ба1а г[яЫ Ра1а зЫ[1 !еП, да1а ЫВ с[азЫ Ра1а зеНа! гпрн1з ЕпаЫе !при[/оЫрп1 ЕпаЫе оп1рп1 Гипс!!оп оШрн1з Саггу йепега1[оп Ьеаз1 з1цпП!сап1 ЬВ Моде соп1го! Продолжение табл -П1 Значение, расшнороана Вход тактовых импульсов для увеличения счета Схема ускоренною переноса (СУП) 0-триггер Вход данных триггера, счетов.
ка, регистра Входы параллельной загрузки данных в счетчики, регистры Лемультиплексор Вход последовательных даипмх Вход выбора данных Входы для последовательней загрузки данных слева и справа (в регистр) Входы для сдвига ивиных вле. во, вправо Входы данных последователь. ные (разряды 0...7) Вход для сигнала разрешения Вход разрешения счета Вход разрешения, четный Вывод микросхемы, по которому дается разрешение приему входных данных (разрешение входу); вывод стробирования входа Вывод для одновременного раз. решения как по входу, так и по выходу Вывод разрешения по выходу Выходы функнии, результата работы АЛУ Вспомогательный сигнал пере.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
