Популярные цифровые микросхемы (944146), страница 52
Текст из файла (страница 52)
ходах С)0 — 132. Выходные уровни накапливаются в Р-триггерах-защелках, поэтому шифратор может работать синхронно. Все состояния для этого шифратора сведены в табл. 3.!6. Если иа тактовом входе С присутствует низкий уровень, на выходах () отображается состояние входов Р. Эти данные защелкиваются в момент положительного перепада Таблица 3.!4. Состояния дешифратора К500ИД161 Выход Вход Сю Ог Оз Оз Оч Оз о!о сп Е11 Е10 ВЗ Ео ВО В В В Н В В В Н В В В Н В В В В В В В В В В В В В В В В В В 317. Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н В х х В Н Н Н Н Н В Н В Н Н В В В Н Н В Н В В В Н В В В х х х х х х Н В В В В В В В В В Н Н Н Н Н Н Н Н В Н Н Н Н В В В В х Н Н Н В В Н В В Н Н Н В В Н В В х х В В В В В В В В Н В В Н В В В В В В В В РО Р! Р2 Р3 Р4 Р5 Рб Р7 Н В В В В В В В В В В В В Н В В Н В В В В тактового импульса С.
Данный шифратор приоритетный: в код переводится старший высокий уровень, поступивший на один нз входов РО— Р7. Высокие уровни, присутствующие на младших по номеру входах, ири этом на результат не повлияют. На выходе Г;13 имеется напряжение высокого уровня, если на одном из вкодов присутствует напряжение высокого уроввя. Этот сигнал зз гп аг Рнс. 3.25. Мультиплексор К500ИД164: а — принципиальнее схема; б — цоиолееха Т а б л н и а 3.15.
Состояния дешифратора К500ИД162 Вмход Вход 00 (21 ВЫ В1О ВЗ ГМ Во В х ~ х х х х В к х х 318 Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н В Н В Н Н В В В Н Н В Н В В В Н В В В В Н Н В Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н В Н Н Н В Н Н Н В Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н В Н Н Н В Н Н Н В Н Н Н Н Н Н 4'Б а) ~апа Рис. 3.25. Деигифраторы серии КБОО: о — схема ид!61; б — схема ид162; а — кл яоколеака Та ба и на 3.16.
Состояния шифратора К5ООИВ155 Выход Оз юг сгг е16 Вход Во В1 таг вт Ва эа Вн тгт В х х Н В х Н Н В Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н х х х х х х В х Н В Н Н Н Н Н Н Н Н х х х х .х х х х х х х х х х х В х х Н В .х Н Н В Н Н Н В Н Н Н В !-! Н В В т! В Н В Н В В В В Н Н В В Н В В В В Н В В В В Н Н Н Н можно подать на младший вход 00 последующего !пифратора н тем самым увеличить число входов. Шифратор К500ИВ165 потребляет ток питании 13! мА, вРемЯ (,п,р,,п длЯ сигналов от входа (З до выхода С) составляет 2..7 нс, время !.=6 ис. Микросхема К500ИВ160 (ряс. 3.28) предназначена для проверки на четность !2-разрядного кода.
Нэ кристалле расположено девять элементов исключающее ИЛИ. Если нэ четном числе входов вз группы (70— и пкк ГГк и кп аг рз рг лх ап дз юд ь а) Рис. 3.27. Шифратор К500ИВ!65: и — прпкцппкапьккп схеме; и — цоколеэкк (7!! присутствуют напряжения высокого уровня (единица), на выходе схемы Я появится напра>кение низкого уровня (см.
табл. 3.17). При нечетном числе входных единиц на выходе (4 появляетсн напряжение высокого уровня. Чтобы схема могла проверять на четпость слова, длина которых менее !2 бит, на неиспользуемые входы следует подать низкие логические уровни (лабо оставить зги входы неприсоединениымп). Проверка 12-битового слова проводится за 4 ис. Если необходимо проверять более длинные слова, следует объединить соответствующее количество корпусов КБООИВ!60 с помощью дополнительных элементов исключающее ИЛИ.
На рис, 3.28, з показана 48-битовая схема проверки кода на четиость. 620 77„„ изб .и! .рг ~ипх -и =-бгб ипз ВР5 тблпиу ло Луг а) багха!7 Рис. 3.28. Схема проверки четности кода КБООНВ160: о — структура; б — цоколевкв; в — устройства проверки 48-рвервдиого кода Таблица 317, Состояния схемы Та бди ц а 3!8. Вмбор режима проверки на четность К500ИВ160 работы для К500ИМ180 Входы в~вверх Режим Схема высоких уровиеа вк входах ОО-Гцг Выход О 5В А+В+С,х С,',*+ — А Свх — А — В В В Н Н В Н В Н Н В Четная ХЕ Нечетная ЕО 2! — 788 321 Микросхема К500ИМ180 (ряс.
3.29) содержит два быстродействующих двухразрядных сумматора.вычитателя, Функциональная схема одного из ннх показана на рнс. 3.29, в. Входы выбора 8А и 3В общие, онн служат для раздельного суммирования операндов — В, — А или вместе — А — В. Нодар на эти входы логические уровни согласно табл. 3.18, можем установить один из трех режимов работы; суммирования слов А, В с приемом входного переноса С,, вычитания одного операнда '(В или А), а также вычитания обоих операндов. Каждыи операнд состоит тгз двух разрядов А1, А2 и В1, В2.
Каждая поразрядная схема суммирования-вычитания имеет выходы суммы Б и 3, а также выход разряда переноса Свих. ))1 В1 гул 1 5! бпм1 Ррх ~таю! г 5г 'бме 5!х г бг яг а) Рис. 3.29. Сумматор-вычита- тель К500ИМ180: а — струатура; б — цакалеааа; в — схема 5г 5!гаер!5!а!Л! 51 5Я (Гваьб) "5 гу Скорость выполнения операций велика, поскольку среднее время задержки распространения от входов операндов до выхода переноса н суммы равно 4,5 нс. Время задержки от входа переноса до выхода переноса составляет 2,2 нс.
Микросхема потребляет ток 86 мЛ Для схемы (рис.~3.29,в) при положительной логике выполняются уравнения: Я =- Свх(А' В'+ А' В')+ Свх (А' В + Л В )а (3 6) Саых = Свх Л' + Свх В' + А' В', (3. 7) А' = ЛЮБИЛ В' = ВЖАВ. (3.8) Состояния логических уровней, возможные в схеме (рис, 3.29, в), сведены в табл. 3.19. Микросхема КЗООИП181 (рис. 3.30) — арифметическо-логическое устройство, по принципу действия аналогичное соответствующим микросхемам ТТЛ и КМОП (т.е. К155ИПЗ вЂ” рис. 1.130 и К564ИПЗ— рис.
2.71). Данное АЛУ выполняет 16 арифметических операций с двумя четырехразрядными словами-операндами АΠ— АЗ и ВΠ— ВЗ, а также мо. жег служить генератором 16 логических функций от этих операндов. Корпус микросхемы имеет 24 вывода. Символами 50 — 83 обозначены входы выбора логической или арифметической функции, которую должно выполнять ЛЛУ. Чтобы АЛУ выполняло арифметические операции, на вход М надо подать напряжение низкого уровня. В этом случае разрешаются внутренние пульсирующие переносы. На вывод С, (вход сигнала быстрого переноса) также следует подать низкий уровень.
Если на вход М подано напряжение высокого уровня, АЛУ геиери- 822 рует логические функции. Сводка режимов работы АЛУ КбООИП181 приведена в табл. 3.20. Генерируемые двоичные слова выделяются на выводах гΠ— РЗ. Арифметическо-логическое устройство имеет выход сигнала быстро- ГО ПЕрЕНОСа Свае а тахжЕ ВСПОМОГатЕЛЬИЫЕ ВЫВОДЫ Схе Н РΠ— ВЫХОДЫ 7б бр бб ра ахдха 77иор= о,гб ври а777 Рис. 3.30. Арифметико-логическое устройство КБООИП181: а — схема; б — цаколевка (входы выбора аа-!4, 51 — 17, $2 — 15, Я — 13) 323 Т а б л и ц а ЗЛ9. Состояния в схеме (рис.
3.29, в) для сумматора из микросхемы КЗООИМ180 Вход Выход Режим ЗА ЗВ А В С иых В В Н Н Н В В Н Н В В В Н В Н В В Н В В В В В Н Н В В В Н В В В В В Н В В В В В Суммирование (А+В+С„) В Н Н Н Н В Н Н Н В В Н Н В Н В Н Н В В В Н В Н Н В Н В Н В В Н В В Н В Н В В В Вычитание (Си»+А — В) Н В Н Н Н Н В Н Н В Н В Н В Н Н В Н В В Н В В Н Н Н В В Н В Н В В В Н Н В В В В Вычитание (Се»+  — А)' Вычитание суммы (С,» —  — А) генерации переноса и группового распространения переноса.
Данные выходы требуются для схем АДУ, работающих с более длинными словами. Значения времени 1,»,ржр при выполнении большинства функций находятся в пределах 2...7ис, Наибольшее время задержки слова г (от 3 до 10 нс) наблюдается при смене команд управления по входам $0 53 и М. Арифметнческо-логическое устройство потребляет ток питания 145 мА прн ()„лв —— — 5,2 В, 324 Н Н Н Н Н Н Н Н Н Н Н Н Н Н В Н Н В Н Н В Н Н В Н Н Н В В Н В В Н Н Н В В Н В В Н В Н В Н Н В Н Н Н В В В Н Н Н В В Н В В В Н В В Н Н Н В В Н В Н В Н Н Н В В В Н В В Н Н Н В В В Н Н Н В В Н В В В Н В Н В Н В Н Н В Н Н В Н В Н В В В Н В В Н Н Н В В В Н Н Н В В Н В Н В Н Н Та бл и ц а 3.20.
Логические фуякции и арифметические операции АЛУ КБООИП18! Вход выбора 53 52 51 50 Арифметические оиерааии 1М=Н, С Н1 и Логические фувкиви <м= в> Мииросхема К800ИП179'(рис. 3.31) — зто схема ускоренного переноса, которая позволяет объединнть сумматоры К300ИМ180 или АЛУ КБООИП!8! в структуры более высокого порядка. На рис. 3.31, в дается схема организации переносов в 32-разрядном арифметическо-логическом блоке, который построен с помощью двух СУП, Таким образом, здесь показано соединение двух 16-разрядных АЛУ. Перенос высшего порядка позволяет сократить время суммирования 32-разрядных слов до 18 нс.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
