Boit_K__Cifrovaya_yelektronika_BookZZ_or g (773598), страница 61
Текст из файла (страница 61)
Какие преимущества и недостатки имеет АЦП прямого преобразования? ГЛАВА 14 СЧЕТНЫЕ СХЕМЫ С помощью цифровых схем могут производиться арифметические операции, например сложение и вычитание. Такие схемы назывиотся счетными схемами. Счетные схемы производят над входными переменными логические операции, которые соответствуют нужной арифметической операции.
Входные числа должны быть закодированы в определенном двоичном коде. В таком же коде будет выведен результат. Каждая счетная схема предназначена только для одного кода или соответствующей системы счисления. Часто используется двоичнь|й код, т. е. двоичная система счисления, и двоично-десятичный код (см. гл. 8). 14.1. Полусумматор Полусумматор является самой простой счетной схемой.
Полусумматор может складывать два двоичных числа. Действуют следующие правила: 0+0=0 0+1=1 1+0=1 1+1=10. Прибавляемая цифра обозначается переменной А. Другая прибавляемая цифра обозначается переменной В. Схема должна иметь два выхода. Выход с весом 2' назовем 2; выход с весом 2' назовем У(перенос). Боли двоичное число 0 ставится в соответствие состоянию 0 и двоичное число 1 ставится в соответствие состоянию 1, то получается таблица истинности на рис. 14.1. Из таблицы истинности легко могут быть определены через нормальные формы ИЛИ логические функции полусумматора.
Полные конъюнкции выделены серым на рис. 14.1. Полусумматор обозначается знаком суммирования (Р1)Ч 40900, часть 12). У = (А л В) ж (А л В); Ё =АлВ. (39е Г 14. е 2 о -~д В .де 2 [2Ч йрч д в Рне. 14.3. Схема лолусумматора на элемен- тах И-НЕ. Рне. 14.2. Схема лолусумматора на базе ос- новных элементов. Получающаяся по уравнениям схема изображена на рис.
14.2. Схема может быть пересчитана в базисе И-НБ. Особенно простая схема получается при многократном использовании О (рис. 14.3). У =(Ал В) ч(А л В) =(А чА)л(А чВ) л ВчА) л(Вч В); У = (А ч В) л (А ч В) = (А ч В) л А л В = (А л В) л Ё; У = (А л Ё) ч (В л Ё); У = (А л Ё) ч (В л Ё) = А л Ё л В л Ё. 14.2. Полные сумматоры Для построения полных сумматоров нужны схемы, которые могут склады- вать три двоичных числа, так как при сложении двух дюичных чисел необ- ходимо уметь складывать переносы.
Пример 1 О О 1 О Полным сумматором называется схема, которая может складывать три двоичных числа, Ф 1 1 1 1 1 О 1 О 1 1 Рис. 14.1. Полусумматор с таблицей истинности: СΠ— выход переноса (от англ. сапу ообх дт, — хнах сунны. г4.г. л ,у ~ зф Рис. 14.4. Полный сумматор и его таблица истинности. Выход СО вьгдает знак переноса, на вход С1 подается знак переноса (от англ.
сапу ш шрпг1. Х вЂ” знак суммы. Схема полного сумматора проектируется по правилам синтеза схем (см. гл. 5). Полный сумматор имеет три входа — для каждого складываемого двоичного числа. Назовем их А, В и С. Выходы называются, как и в полусумматоре, У и Ё. Таблица истинности полного сумматора получается из правил сложения. Она представлена на рис. 14.4. В случае 1 выходы У и Ё равны нулю, так как все входные слагаемые являются нулями.
В случае 2 в результате сложения О + О + 1 У = 1 и Ё = О. В случае 4 в результате сложения О + 1 + 1 получается У = О и Ё = 1. Рассмотрим еп1е вариант 8. Сложение 1 + 1 + 1 дает в результате У = 1 и Ё = 1. Нормальная форма ИЛИ для У состоит из четырех полных конъюнкций: У = (А л В л С) ч (А л В л С) ч (А л В л С) ч (А л В л С). Нормальная форма ИЛИ для Ё: Ё = (А л В л С) ч (А л В л С) ч (А л В л С) ч (А л В л С), л в с л в в с л с Рис. 14.6. Принципиальная схема полного Рис. 14.5. Карта Карно полного сумматора. сумматора. ('396 Глава 14.
Счетные схеме! с В 4 Рне. 14.7. Полный сумматор, построенный на базе двух полусумматоров. Уравнение для е дальше не упрощается (рис. 14.5). Для 1Г с помощью карты Карно получают упрощенное уравнение: Ё =(А В) (В С)ч(А С). Эти уравнения приводят к схеме на рис. 14.6.
н4 г Полный сумматор может быть построен из двух полусумматоров и элемента ИЛИ. Схема показана на рис. 14.7. Эту схему также и 2 называют полусумматором. Два полусумматора образуют полный сумматор. Только дополнительно нужно подключить элемент ИЛИ. Полные сумматоры производятся в основном в виде микросхем. Они еще называются 1-битовые полные сумматоры, так как при сложении, как показано в примере в начале разд. 14.2, можно сложить только один столбец чисел (серая рамка). В качестве примера приведем популярную микросхему РЬН 451-74Н183. Она содержит два 1-битовых полных сумматора в ТТЛ-исполнении. Полная таблица данных приведена на рис.
14.8. Два быстрых 1-битовых нолньс! сумматора еен461-74н163 Н.Н4бб-а4Н1ВЗ и, 24 гв гс„го„„гХ 14 13 12 11 1О Е Е Цоколевка Вид сверху Нет перевода 1 2 3 4 1 1 1 и 1в 1с„1с„„!у О, Данные поступают в модуль Е(Н 451/455 через входы А, В и С„(перенос от предыдущего младшего разряда), результат сложения выдается через выход сумматора Х и выход С„„ (перенос для старшего разряда).
ранив Статические параметры а тампаратурных вонах 1 и В успсаил испьпаний тип Напряжение питания 5,0 Ув = 4,75 В ин 2,0 Ув 4,75 В 0,8 Ув 475В, — /,= ВмА — И / 1,5 0,2 0,4 У, = 5,5 В Входной ток на канал мА Н-входной ток на канал У„=0,48 Увходной ток на канал У =5258 — l о У =45В Ток питания Н-уровня мА и,=оВ / -уровня 10 нс 12 18 нс Логические параметры ~он 12 3,75 Рвс. 14.8. Таблица данных интегральной микросхемы Н.Н 451-74Н183 (Яесппсп). Входное напряжение Н-уровня Входное напряжение 5-уровня Входное напряжение на клеммах Выходное напряжение Н-уровня Выходное напряжение /.-уровня Ток короткого замыкания на канал выхода Время переключения, при У = 5 В, Т„= 25 'С Время прохождения сигнала (быстродействие) Н-коэффициент разветвления по выходу на канал /.-коэффициент разветвления по выходу на канал Входной нагруэочный коэффициент на Т У =4,75В, У 2,08, -/ = 1мА Ив=4,75В, У 0,8В, / =20 МА С„ы 25 пФ, В,=28ООм Нижний предел В верх- ния л/тадал А (398 Глава 14.
Счетные схемы 14.3. Параллельный сумматор га гг г! «0 Если нужно сложить два двоичных числа за один .: «а иа шаг, потребуется один полусумматор и три полных сумматора. Первый столбец справа (вес 2') может а на ! ! ! ! . складываться палусумматором, так как в этом столб- 101!1 це никогда не возникнет перенос. В других трех + 0 1 1 ~!1 столбцах с весом 2', 2' и 2' могут встречаться пере- !.
3 10010 носы. Для сложения этих столбцов необходимы полные сумматоры (рис. 14.9). Рис. 14.9. Сложение двух СЛОЖЕНИЕ За ОДИН Шат НаЗЫВаЕтСя ПараЛЛЕЛЬ- чеплрсханачиыхчисса. иым сложением. 4-битовый параллельный сумматор изобрюкен на рис. 14.10. На входы полусумматора НА поступают первые цифры обоих справа складываемых чисел (вес 2'). Выход У, подключен к регистру результата. Выход переноса (Га связан с входом полного сумматора уА1 для второго столбца, так как в этом столбце должен складываться возникающий перенос.
Полный сумматор еА1 для второго столбца получает, кроме переноса палусумматора, вторые цифры складываемых чисел (вес 2'). Выход У! полного сумматора выдает одну цифру результата. Выход переноса У полного сумматора подключен на вход полного сумматора еА2 для третьего столбца (вес 2'). Этот полный сумматор содержит, кроме того, третьи цифры справа складываемых чисел. и г г' г о«««а«мое ! с«а~а«««е г НЯ Нл — «««!!«!««сы«« Ся — «««««с «тмчы«« Рис. 14.10.
4-бито параллельный суммато у«ь«ат« Полный сумматор еАЗ для четвертого столбца (вес 2') подключен так, как изображено на рисунке. Выход переноса поступает в регистр результата. Параллельный сумматор для сложения двух 8-битовых чисел состоит из одного полусумматора и семи полных сумматоров. 14.4.
Последовательный сумматор При последовательном сложении столбцы двоичных чисел складываются по очереди. Сначала происходит сложение в столбце с самым низким весом (крайний столбец справа). Затем происходит сложение в столбце с боль- Рис. 14.11. Принцип последовательного еум Х4.4. В Ъ г е р 399) шим весом. Затем складывается столбец со следующим весом и так далее, пока не будут сложены все столбцы. Перенос из результата сложения предыдущего столбца переходит в сложение, производимое в текущий момент. Методика последовательного сложения идентична выполнению сложения двух двоичных чисел от руки в столбик.
Принципиальная схема последователыюго сумматора показана на рис. 14.11. Первое складываемое число, т. е. первое слагаемое, сохранено в сдвигающем регистре А. Второе складываемое число, т. е. второе слагаемое, сохранено в сдвигающем регистре В.
Последовательные выходьг сдвиговых регистров выведены на полный сумматор. У-выход полного сумматора выдает сигналы результата, которые поступают в результирующий сдвигающий регистр. Сигнал, который находится на выходе переноса полного сумматора, задерживается на такт и прибавляется при следующем сложении столбцов. Задержка на такт обеспечивается МАБТЕК-Я.АУЕ-триггером ГГ. С 1-м тактом на полный сумматор подаются, например, два 1-сигнала весом 2' согласно содержанию регистров А и В на рис. 14.11.
На выходе У появляется О, на выходе У появляется 1. У-сигнал переходит в результирующий сдвигающий регистр. У-сигнал записывается в МЯ-триггер ГГ. Со вторым тактом подаются два сигнала с весом 2' и сигнал переноса на входы полного сумматора (например А = 1, В = 1, С = 1). У-сигнал (например У = 1) сохраняется в результирующем сдвигающем регистре. У-сигнал (например У = 1) принимается триггером ГГ. С 3-м тактом складывается третий столбец с весом 2'. Затем следует сложение четвертого столбца на 4-м такте. Последовательное сложение закончено.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
