Boit_K__Cifrovaya_yelektronika_BookZZ_or g (773598), страница 17
Текст из файла (страница 17)
Условное обозначение проводно- го И согласно ОПч 40900, часть 12. Рвс. б.27. Условное обозначение проводного ИЛИ согласно 01Х 40900, часп 12. В каких случаях разрешаются проводные логические соединения, указывается в технических описаниях. Проводные логические операции ведут к упрощению схемы, к уменьшению времени коммутации и к сокращению производственных расходов. ~Ю4 Г кг 6.5. ДТЛ-схемы 6.5.1. Введение ДТЛ-схемы реализуются на диодах и транзисторах.
Конечно, дополнительно применяются и сопротивления. Термин ДТЛ произошел от английского «Отоде ТгапаМог ).ойтс» и переводится как «диодно-транзисторная логика». Схемы этого семейства сначала строились на отдельных элементах, а затем в виде тонкопленочных и толстопленочных (интегральных) микросхем (см. Войт, Электроника, часть 2). В настоящее время они производятся почти исключительно в виде монолитных микросхем. 6.5.2. Основные ДТЛ-схемы Одна из трех основных схем семейства ДТЛ показана на рис. 6.28. С этой схемой мы уже познакомились в разд. 6.2.
Если хотя бы на одном из входов присутствует ВЫСОКИЙ уровень Н (высокий положительный потенциал, от англ. Нгд)2 — высокий), то он будет действовать и на выходе. При положительной логике схема работает как логический элемент ИЛИ. 1 кем Рис. 6.23. ДТЛ-схема (ИЛИ-элемент при положительной логике). В схеме, изображенной на рис. 6.29, ВЫСОКИЙ уровень на выходе вентиля сформируется только в том случае, если он будет присутствовать на обоих входах. Если на каком-либо его входе будет НИЗКИЙ уровень У, (например нулевой потенциал, заземление, от англ.
ьо1« — низкий), то он будет действовать и на выходе. Вр.а«2 1 2 г и э и ни н Рис. 6.29. ДТЛ-схема (И-элемент при положительной логике). Разберем подробнее схему на рис. 6.29. Допустим, что напряжение питания У равно 6 В. Напрюкение +6 В относится к зоне ВЫСОКИХ уровней. Зойа НИЗКИХ уровней (ь-зона) находится около О В (заземление).
Если на обоих входах присутствует ВЫСОКИЙ уровень Н, то диоды заперты, следовательно, на выходе Х также будет присутствовать ВЫСОКИЙ уровень (от + У через Я). Если теперь на вход В подать НИЗКИЙ уровень (= О В), диод в ветви В откроется. Ток от источника + У потечет через резистор Я и диод к нулевому потенциалу (заземлению). Величина падения напряжения на диоде составит +0,7 вольта (для кремниевого диода). Такое же напряхсение будет приложено к выходу У. Это значение напряжения относится к зоне НИЗ- Рнс. 6.30. дТЛ-схема (НЕ-элемент).
7й я-а Ом КИХ сигналов. Таким образом, выход У имеет НИЗКИЙ уровень тогда, когда НИЗКИЙ уровень действует на одном из входов. Только если на обоих входах присутствует ВЫСОКИЙ уровень, на выходе Убудет ВЫСОКИЙ уровень. Таким образом, при положительной логике схема работает как логический элемент И. Схема на рис. 6.30 работает как инвертор, то есть логический элемент НЕ. Если на входе А действует ВЫСОКИЙ уровень, то транзистор открыт. К выходу У прикладывается напряжение 0,2 — 0,3 В, которое соответствует НИЗКОМУ уровню. Если на входе А действует НИЗКИЙ уровень, то транзистор запирается. Сопротивление эмиттер-коллектора высокоомно (например, 10 МОм) и почти все напряжение питания прикладывается к выходу, имеющему таким образом ВЫСОКИЙ уровень.
Соответствующая таблица истинности представлена на рис. 6.30. Как ведет себя вход, к которому не приложен ни ВЫСОКИЙ (= +6 В), ни НИЗКИЙ (= 0 В, заземление) уровень? На схеме (рис. 6.28) такой открытый вход действует как НИЗКИЙ уровень. При этом на выходе может быть ВЫСОКИЙ уровень только тогда, когда ВЫСОКИЙ уровень действует на одном из входов. Если вход инвертора, изображенного на схеме 6.30, открыт, то это эквивалентно прикладыванию на вход НИЗКОГО уровня. Ведь транзистор не может проводить с неподключенной базой.
Если открытым остается вход схемы на рис. 6.29, то это соответствует приложению ко входу ВЫСОКОГО уровня. При открйтом входе выход не может принять НИЗКИЙ уровень. Если вход А остается открытым, а на входе В действует ВЫСОКИЙ уровень, то на выходе также действует ВЫСОКИЙ уровень и: Логические элементы ИЛИ (см. рис.
6.28) и И (см. рис. 6.29) являются при положительной логике пассивными элементами, т. е. они не содержат в себе активного элемента (усилителя). Если последовательно соединить несколько пассивных логических элементов, то существует опасность, что уровни напряжения выйдут из допустимых областей. Прежде всего, может недопустимо упасть ВЫСОКИЙ уровень.
Чтобы избежать этой опасности, применяют так называемые активные элементы, то есть элементы с усилителями. На рис. 6. 31 изображен активный логический элемент, который работает в качестве вентиля И при положительной логике. В точке Х находится Рис. 6.31. ДТЛ-схема (активный И-элемент при положительной логике).
И-сумматор. Затем подключен инвертор с выходом г, за которым следует еще один инвертор с выходом Е Оба последовательно включенных инвертора компенсируют действие друг друга, так что на выходе У снова оказывается сигнал сумматора И. Таблица истинности для данной схемы при положительной логике приведена на рис. 6.32.
Рис. 6.32. Рабочая таблица к схеме рис. 6.31. Задачей диода Ю„является недопущение отпирания транзистора Т, при открытых диодах входной цепи или при НИЗКОМ уровне на их входах, когда к точке Хприложено пороговое падение напряжения на входных диодах (= 0,7 В). В отсутствие диода это напряжение могло бы привести к отпиранию транзистора Тг Этот диод называют сдвигающим уровень (сдвиговые диоды).
При его введении для открытия транзистора необходимо иметь в точке Хминималъное напряжение примерно 1,4 вольта (= 0,7 В пороговое падение напряжения на диоде Ю4 и = 0,7 В пороговое напряжение базаэмиттер транзистора Т,). Если в схеме на рис.
6.31 убрать один из инверторов, то при положительной логике получается логический элемент И-НЕ. Интересная схема логического элемента И-НЕ ДТЛ изображена на рис. 6.33. Транзистор Т, работает как эмиттер, то есть усилитель без инвертирования. За усилителем подключен инвертор. Такая ДТЛ-схема (рис. 6.33) применяется особенно часто. Для обзора имеющихся в настоящее время в продаже ДТЛ-схем следует обратиться к каталогам фирм-производителей.
ДТЛ-схемы предлагаются в стандартном исполнении с напряжениями питания от 5 до 6 В (например от Чало). Схемы семейства ДТЛ отличаются относительно высоким быстродействием. Быстродействие характеризует время реакции логического элемента на изменение сигналов на входах и составляет для ДТЛ-элементов примерно 30 нс (10 ' с). Однако элементы ТТЛ-семейства (см.
разд. 6.6) работают в три раза быстрее. Их быстродействие составляет около 10 нс. Это 6.5.ДТЛ. 107)) гпа ком Рие. 6.33. ДТЛ-ехема (И-НЕ-элемент при положительной логике). Напряжение питания 6В Потребление мощности на каждый логический элемент 9 мВт 30 нс Быстродействие Статическая помехоустойчивость Температурный диапазон Коэффициент нагрузки на входе Коэффициент нагрузки на выходе 1,2 В от 0 до +75 'С Входное напряжение ВЫСОКОГО уровня (нижняя граница) 3,6 В Входное напряжение НИЗКОГО уровня (верхняя граница) 1,4 В Выходное напряжение ВЫСОКОГО уровня (нижняя граница) 4,0 В Выходное напряжение НИЗКОГО уровня (верхняя граница) 0,5 В 6.5.3.
МПЛ-схемы С появлением ДТЛ-схем стала развиваться так называемая «медленная, помехоустойчивая логика», сокращенно МПЛ. Сдвиговые диоды на рис. 6.31 и 6.33 заменяются лавинными У-диодами (диод Зенера) (рис. 6.34). Мини- значит, что ДТЛ-элементы чаще всего применяют там, где не предъявляются особенно высокие требования к быстродействию. Преимуществом ДТЛ- схем перед ТТЛ-схемами является их более высокая помехоустойчивость.
Ниже приведены типичные характеристики для ДТЛ-схемы, изображенной рис. 6.33: ('108 Глава б. Семейства схем Рис. б.34. ДТЛ-схема с Е-диодом (И-НЕ-элемент при полонитеаьной лоптхе). малько необходимый входной ВЫСОКИЙ уровень таким образом повышается до напряжения срабатывания У-диода. Наличие У-диода увеличивает время задержки прохождения сигнала через логический элемент. ДТЛ- схемы с диодами Зенера также называются ДТЛЗ схемами. С повышением напряжения питания можно существенно увеличить ВЫСОКИЙ уровень входного напряжения, таким образом, увеличив «зазор» между ВЫСОКИМ и НИЗКИМ уровнями, обеспечивая большую статическую помехоустойчивость. Также возрастает и динамическая помехоустойчивость благодаря увеличенному времени задержки. МПЛ-элементы производятся для напряжений питания 12 и 15 В.
На рис. 6.35 представлена схема типичного МПЛ-элемента. Входной ВЫСО-. КИЙ уровень составляет от 7,5 до 15 В, выходной НИЗКИЙ уровень — от 0 до 4,5 В (рис. 6.36). Типичный ВЫСОКИЙ уровень составляет 14,3 В, типичный НИЗКИЙ уровень — 1,0 В. Чтобы превратить НИЗКИЙ уровень в ВЫСОКИЙ или понизить ВЫСОКИЙ до уровня НИЗКОГО, требуются значительные по- св Рис. бЗ5.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
