3 (722202), страница 3
Текст из файла (страница 3)
t
t
ALE
t
A15-A8
t
T1 T2 T3 T4
QS0,QS1
ST0-ST1
t
A16-A19
A16-A19
D0-D7
AD0-AD7
t
ST3-ST7
A0-A7
t
RD
DT\R
t
t
DEN
MRDC IORC
t
t
A16-A19
A16-A19
ST3-ST7
AD0-AD7
A0-A7
D0-D7
t
DEN
t
t
AMWC
AIOWC
MWTC
IOWTC
t
t
Рисунок 18. Диаграммы работы микропроцессора в циклах чтения и записи данных из памяти.
2.2 Организация памяти микроконтроллера
Память микрокантроллера организована в соответствии с техническим заданием. ПЗУ-64 кбайт ОЗУ-8 кбайт. На рисунке 19 приведена карта памяти микрокантроллера. Схема блока памяти приведена на рисунке 20.
ПЗУ1(32кб)
DD8
ПЗУ2(32кб)
DD9
ОЗУ (8К)
DD9
Не используется
0000h
7FFFh
FFFFh
12000h
FFFFFh
В блоке на микросхемах DD8 DD9 построено постоянное запоминающее устройство а на DD10 построено ОЗУ статического типа каждая микрохема подключена к дешифратору адреса на ПЗУ приходят сигналы чтения с шины управления. ОЗУ управляется с помощью 3 сигналов; дешифратор адреса ,чтение и запись шины управления.
2.3 Организация параллельного порта ввода/вывода
На рисунке 21 приведена схема паралельного порта ввода\вывода на микросхеме DD11. Сигналы чтения и записи подключаются к шине управления к выходам чтение из ВУ и запись в ВУ соответственно, сигнал сброса подключается к линии RESET формируемой микросхемой DD1, адресные входы подключаются соответственно к шине адреса А0,А1.
-
Разработка схемы дешифратора адреса памяти
Дешифратор адреса выполняет функции включателя и выключателя соответствующих данному адресу микросхем памяти блока памяти схема приведена на на рисунке 22. Дешифратор формирует 3 сигнала CS1,2,3 соответственно (ПЗУ ПЗУ ОЗУ) См.также карту памяти и таблицу двоичные и десятичные числам таблица 4.
Таблица 4
| HEX | BIN | |||||||||||||||||||
| 19 | 18 | 17 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| 7FFFh | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| FFFFh | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 11FFFh | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
Данные на буфере DD7
A15-A8
t
A16-A19
t
AD0-AD7
t
A16-A19
ST3-ST7
A0-A7
D0-D7
RD
t
t
t
t
Направление из шины данных в процессор
Рисунок 23. Диаграммы работы буферного усилителя DD7.
AD0-AD7
t
t
t
A16-A19
ST3-ST7
A0-A7
D0-D7
A16-A19
WR
t
t
t
Направление из процессора в шину данных
DT\R- (T DD7)
DEN-(OE DD7)
Данные на буфере DD7
DEN-(OE DD7)
RD ,DT\R- (T DD7)
Заключение
По полученному заданию было разработано устроуство закреплены знания работы с микропроцессорами и получен полезный опыт разработки подобных устройств.
Список литературы
1. Хвощ С.Т. и др. Микропроцессоры и микроЭВМ в системах автоматического управления: Справочник. - Л.: Машиностроение, 1987. - 640 с.
2. Щелкунов Н.Н. Микропроцессорные средства и системы - М.: Радио и связь. 1989 г.
3. Микропроцессорный комплект К1810: Структура, программирование, Применение. /Ю М. Казаринов и др. - М.: Высшая школа, 1990.
6. Петровский И.И. и др. Логические ИС К 1533, К 1554: Справочник / В двух частях. - М.: ТОО "БИНОМ", 1993.
7. Лебедев О.Н. Микросхемы памяти и их применение. - М.: Радио и связь, 1990. -303 с.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
