Per_Kursnew (694777), страница 2

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 2)

Под пакетом ошибок длинной b понимают такой вид комбинации помехи, в котором между крайними разрядами, пораженными помехами, содержится b-2 разряда.

Коды Файра могут исправлять пакет ошибок длинной b_s и обнаруживать пакет ошибок длинной b_r (в кодах Файра понятие кодового расстояния d не используются).

Образующий многочлен кода Файра P(X)_ф определяется из выражения

P(X)_ф= P(X)(X^c-1), (1.3)

Где P(X) – неприводимый многочлен степени L.

Из принципа построения кода следует, что

L ≥ b_s, (1.4)

с ≥ b_s+ b_r-1 (1.5)

При этом с не должно делится нацело на число e, где

e=2^{L -}1 (1.6)

Неприводимый многочлен P(X) выбирают из таблицы, согласно уравнению (4), но так, чтобы удовлетворялось условие (6). Длинна слова n равна наименьшему общему кратному чисел c и e, так как только в этом случае многочлен Xⁿ+1 делится на P(X)_ф без остатка:

n=НОК(e,c) (1.7)

Число контрольных символов

m=c+L (1.8)

ВЫВОДЫ. В данной главе были рассмотрены теоретические аспекты построения двоичных циклических кодов. Также было выбрано кодирующее устройство на основе n-k разрядного регистра. Выяснили, что сперва необходимо найти образующий многочлен (по соответствующим формулам), а потом на основе этого многочлена строить кодирующее устройство. В последующих главах будет приведена реализация кодирующее устройство кода Файра на ЭВМ и приведена принципиальная схема кодера.

2. Разработка схемы кодирующего устройства.

2.1. Построение кода Файра.

Согласно техническому заданию и в соответствии с данными, полученными на курсовую работу образующий многочлен Файра P(X)_ф. Согласно формуле (1.4) находим L ≥ 3 , откуда можно принять L=3. Из соответствующих таблиц выбираем неприводимый многочлен P(X)=x³+x+1= 1011.

В соответствии с формулой (1.5):

c ≥ 3+4-1 ≥ 6 , откуда можно принять с=6.

По формуле (1.6) получаем е=2³-1=7. Видим, что с на е нацело не делится.

Число проверочных разрядов, подставляя в формулу (1.8) значения L и C, получим m=6+3=9 .

Тогда длинна кода в соответствии с (1.7) равна

n = НОК(6,7) = 42

Тогда код Файра имеет вид (42,33).

Образующий многочлен Файра P(X)_ф равен

P(X)_ф=(x³+x+1)(x⁶+1)=x⁹+x⁷+x⁶+x³+x+1=1011001011 (2.1)

2.2. Структурная схема кодирующего устройства.

В соответствии с многочленом (2.1) схема получения проверочных символов будет иметь 9-ти разрядный регистр с двумя ключами.

Структурная схема кодера представлена на рис. 2.1

Кодер

Счетчик

Г

Рис 2.1. Структурная схема кодера.

ВЫВОДЫ. В данной главе получен образующий многочлен Файра, а также количество информационных символов и проверочных. По виду образующего многочлена определяется расположение сумматоров в кодирующем устройстве, а также количество разрядов в регистре сдвига. Далее будет рассмотрена работа принципиальной схемы и реализованной программы.

1. Анализ технического задания.

Согласно техническому заданию на курсовую работу необходимо построить математическую модель заданного корректирующего кода, найти образующую матрицу кода, технически реализовать средства для его кодирования/декодирования (на уровне принципиальной схемы), разработать многомодульную программу реализующую кодирующее устройство на ЭВМ..

Программа должна иметь стандартный интерфейс, удовлетворяющий принятым нормам, работать правильно на всех допустимых персональных ЭВМ, текст программы должен быть удобно-читаемый и понятный пользователю.

С целью упрощения процесса разбора текста программы, программа состоит из нескольких модулей, каждый из которых выполняет определённые функции.

Можно выделить пять основных модуля:

• Основная программа.

В нём происходит обработка результатов выполнения остальных модулей программы. А именно: интерфейс, модуль ввода данных, модуль вывода данных, модуль обработки ошибок. Происходит выполнение алгоритма.

• Модуль ввода.

В нём происходит диалог пользователя с программой. В частности здесь происходит ввод информационных символов.

• Модуль вывода.

Здесь реализован вывод результатов выполнения программы в удобной для чтения форме. Результаты представлены в виде таблицы. Также здесь реализован вывод образующей матрицы.

• Модуль обработки ошибок.

В нём обрабатываются ошибки при вводе и реализована защита программы от сбоев.

• Интерфейс.

В этом блоке реализован интерфейс программы взаимодействия пользователя с ЭВМ.

Интерфейс состоит из горизонтального меню и строки статуса.

Основные пункты меню:

• О программе.

В этом пункте представлена краткая информация о программе.

• Задание.

Изложена полная постановка задачи.

• Работа.

Здесь реализован ввод данных и выполнение основного алгоритма, получение результатов и вывод их на экран в удобной для чтения форме.

Программа должна корректно заканчивать свою работу, без ошибочных ситуаций.

ВЫВОДЫ. В данной главе рассмотрены условия реализации программы и поставлены конкретные цели. Здесь было упоминание о модульной структуре программы, в следующей главе модульная структура будет рассмотрена подробнее. Также будут рассмотрены аспекты, связанные с реализацией пользовательского интерфейса.

1. Работа устройства.

Принципиальная схема кодирующего устройства приведена в приложении.

Данные на вход кодирующего устройства поступают начиная со старшего разряда. Информация поступает на DD12.1 сумматор по модулю 2, выполненный на ИМС К555ИП5. Как только мы включили питание на схему, то через цепочку R4, C3, DD17.2, DD17.3 происходит начальный сброс счетчиков DD10, DD11. Это получается потому что в начальный момент времени, при резком подключении питания конденсатор С3 не успевает зарядится. На нем получается логический ноль. Этот ноль через инверторы DD14.2, DD14.3, выполненные на К155ЛИ1, преобразуется в единицу и поступает на входы счетчиков РЕ, счетчик переходит в режим записи, результате чего происходит запись в счетчики данных со входов D1-D4. Но так как эти входы заземлены, то на выходы счетчика запишутся нули. Произошло начальное обнуление. По истечении короткого промежутка времени конденсатор С3 заряжается до уровня логической единицы и счетчики переходят в режим счета импульсов. Так как счетчики обнулялись то на триггер DD15.2 на инверсный вход R поступает ноль и триггер установится в ноль. Этот ноль на выходе инвертора DD14.1становится единицей и поступает на инверсный вход R триггера DD15.1. Триггер хранит свое предыдущее нулевое значение, так как вход K заземлен, а на J поступает ноль со счетчика. Тогда на элемент DD13.3 будет поступать нулевой уровень. Но DD13.3 является элементом “И”, поэтому на его выходе всегда будет ноль. С другой стороны с инверсного выхода триггера на “И” поступает логическая единица и выходной сигнал будет зависеть от входного. Эта же единица поступает на DD13.5. Элементы DD13.3, DD13.4, DD13.5 выполняют роль ключей. Когда на выходе триггера DD15.1 логический ноль, то замкнут ключи К1, а К2 находится в положении 1 [см. Теоретическое введение], сигнал со входа напрямую поступает на выход, а в регистрах формируется остаток. Если на выходе триггера DD15.1 логическая единица, то ключи К1 разомкнут, а К2 находится в положении 2 .

Входной сигнал через ключ DD13.4 поступает на выход ,а через ключ DD13.5 на вход регистра DD1. Запись в регистр происходит последовательно со сдвигом влево, в соответствии с тактируемыми импульсами. В схеме девять регистров (Степень образующего многочлена). Каждый регистр выполняет задержку на один такт. Пока триггер DD15.1 находится в нуле в регистрах за K-тактов вычисляются проверочные символы.

Триггер DD15.2 управляет работой счетчиков и триггером DD15.1.

Как только счетчики досчитали до k ,т.е. прошло k символов то DD15.1 перебрасывается в единицу, ключи DD13.5, DD13.4 открываются, а DD13.3 закрывается и из регистров на вход поступают проверочные символы за n-k тактов. Когда счетчик досчитает до n триггер DD15.2 перебросится в единицу и произойдет обнуление регистров, счетчиков и триггера DD15.1, т. е. схема готова принимать новую комбинацию.

Временные диаграммы работы кодера приведены в приложении .

ВЫВОДЫ. В данной главе была подробна описана работа принципиальной схемы. Далее будет рассмотрена отдельные элементы принципиальной схемы и их описание.

5.Выбор узлов принципиальной схемы.

5.1. Расчет генератора тактовых импульсов

Генератор тактовых импульсов на ИМС DD1 К555АГ3. Принципиальная схема генератора приведена на рис.5.1. Период колебаний импульсов получаемых с автогенератора Т = 1 мс.

Длительность импульса: t_и = 0.5Т = 0.5 мс.

Длительность паузы: t_п = 0.5Т = 0.5 мс.

Р
ассчитаем параметры RC элементов генератора:

;

;

Задаваясь С1 = С2 = 0.1 мкФ, имеем:

R
1 = 5 кОм; R2 = 5 кОм.

5.2. Счетчик К555 ИЕ10

Для подсчета числа импульсов используем два счетчика К555 ИЕ10.

Микросхема К555 ИЕ10 - это синхронный, четырехразрядный, реверсивный, двоично-десятичный счетчик с предварительной записью и выходом переноса. Условное обозначение и цоколевка даны на рис. 5.2.

Особенностью данного счетчика является его построение по синхронному принципу, т. е. все триггеры переключаются одновременно от одного тактового импульса. Счетчик запускается положительным перепадом тактового импульса, подаваемым на вход синхронизации С. Сброс всех триггеров в нулевое состояние асинхронный по общему входу сброса R, т. е. осуществляется напряжением низкого уровня, независимо от сигналов действующих на входах С, РЕ, СЕР, СЕТ.

Счетчик устанавливается в предварительное состояние при наличии на входе параллельной загрузки РЕ напряжения низкого уровня. В этом случае разрешена подача сигналов на триггер через входы параллельной установки D0 - D3 в момент прихода положительного перепада на вход С.

Характеристики

Список файлов реферата