147169 (691786), страница 7

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 7)

Рисунок 3.5 – Диаграмма прерываний

3.5 Генерация системного такта

• Временной дискретой для ядра C166 является период такта, равный 50 нс при тактовой частоте 20 МГц. Большая часть команд C166 исполняются за два такта, т.е. за 100 нс. Для достижения номинального быстродействия внутренний такт должен иметь скважность 50%, что не всегда может быть получено при тактировании от кварцевого резонатора. При несовпадении длительностей высокого и низкого уровня тактового сигнала временная дискрета определяется по длительности самого короткого уровня, который должен быть не меньше 50 нс. Это означает, что при асимметрии такта понижается максимально возможная тактовая частота. Например, при длительности высокого уровня 50 нс, а низкого - 60 нс рабочая частота равна 18 МГц. Кроме требования симметричности времена переключения уровней тактового сигнала должны быть не более 5 нс.

• Поэтому для генерации полностью симметричного системного такта в состав некоторых микроконтроллеров семейства C166 входит встроенный делитель входной частоты на 2. В этом случае требуется кварцевый генератор, работающий на частоте 40 МГц. Члены семейства, имеющие в маркировке индекс 'W' не содержат делителя и тактируются непосредственно. Без делителя сегодня выпускаются только кристаллы 8xC166W, с которыми рекомендуется работать на тактовой частоте 18 МГц.

• В новых кристаллах C163, C164CI, C167 присутствует встроенное устройство PLL, которое преобразует входную частоту во внутренний системный такт с коэффициентом умножения 0.5, 1, 1.5, 2, 2.5, 3, 4 и 5. Например, при использовании кварцевого генератора 5 МГц для достижения обычных 20 МГц на встроенном устройстве PLL осуществляется умножение входной частоты на 4. Задание режима PLL осуществляется на фазе сброса при подключении резистора между входом P0L и нулем. При потере внешнего такта генерируется

• прерывание, и PLL продолжает работать на частоте 5...10 МГц. Внутренний такт отслеживается PLL также в режимах прямого тактирования и деления входной частоты на 2.

3.6 Периферия микроконтроллера 80С166

3.6.1 Блоки таймеров общего назначения (GPT1 & GPT2)

Микроконтроллеры семейства С166 могут содержать один или два модуля таймеров общего назначения с внешними входами / выходами, функциями перезагрузки и сравнения и возможностью объединения. Один из модулей (GPT1) имеет три 16-ти разрядных реверсивных таймера. Таймер T3 работает как основной, а таймеры T2 и T4 как дополнительные. Регистр дополнительного таймера может служить для перезагрузки основного таймера при его переполнении или для захвата содержимого основного таймера при возникновении внешнего события. Имеется также возможность каскадного соединения основного и одного из дополнительных таймеров для увеличения разрядности (рисунок 3.6). При этом образуется 33-х разрядный таймер (в цепочку включается еще и триггер на выходе таймера T3). Каждый из таймеров имеет собственный регистр управления. На блок-схеме GPT1 все временные значения приведены для частоты 20МГц.

Рисунок 3.6 – Блок схема 33-разрядного счетчика

Таймеры могут работать в следующих основных режимах:

• счетчик внешних входных импульсов с максимальной частотой до 1,25 МГц;

• таймер с внешним сигналом управления (активный высокий или низкий уровень);

• таймер с входным тактом от внутреннего тактового генератора, который проходит через делитель с программируемым коэфф. от 8 до 1024.

В таблице приведены значения входной частоты и периода таймера при частоте тактового генератора 20 МГц.

Второй модуль таймеров (GPT2) имеет два 16-ти разрядных таймера и более высокое разрешение по входу (в модуле GPT2 максимальная частота внешних счетных импульсов может достигать 2.5 МГц). В таблице приведены значения входной частоты и периода таймера для различных коэффициентов деления.

3.7 Аналого-цифровой преобразователь (АЦП)

Ряд микроконтроллеров семейства C166 имеет встроенный АЦП, построенный по принципу аппроксимации со схемой выборки - хранения на кристалле. Схема мультиплексирования позволяет организовать до 16 и более входных каналов. Для компенсации ошибок преобразования служит автоматическая самокалибровка. Полное время преобразования АЦП составляет 9,7 мкс при частоте процессора 20 МГц.

	C161RI	C164	C166	C167	C167CS
Количество каналов	4	8	10	16	16 + 8
Разрядность	8	10	10	10	10
Время преобразования, мкс	7,5	9,7	9,7	9,7	9,7

Модуль АЦП имеет гибкие режимы преобразования:

• одноканальное однократное

• одноканальное при периодическом опросе датчика

• многоканальное однократное

• многоканальное при периодическом опросе датчика

• по выбранному каналу во время непрерывного преобразования

При периодическом опросе датчика следующее преобразование производится автоматически по окончании предыдущего. Времена выборки и преобразования устанавливаются в регистре управления АЦП. После окончания преобразования регистр результата содержит 10-разрядный результат, и номер канала, а в регистре управления устанавливается флаг прерывания. Если результат преобразования не считывается до начала следующего преобразования, устанавливается флаг ошибки, и вырабатывается прерывание. Для сохранения результата внеочередного преобразования по выбранному каналу во время непрерывного преобразования предусмотрен специальный регистр. Ниже на рисунке 3.7 приведена упрощенная блок-схема АЦП.

Рисунок 3.7 – Упрощенная блок схема АЦП

ЗАКЛЮЧЕНИЕ

Проведя анализ существующих микропроцессорных устройств управления становится ясно, что они не соответствуют современным требованиям и морально устарели. На сегодняшний день существуют технологии применение которых способно снизить затраты на производство, эксплуатацию и ремонт устройств управления. Одной из них является современный микроконтроллер, включающий в себя все необходимые для выполнения той или иной задачи периферийные модули.

В данной курсовой работе было решено использовать микроконтроллеры фирмы Siemens Semiconductors. Из этого семейства был выбран микроконтроллер 80C166. Эффективное программирование МК 80С166 достигается благодаря мощной системе команд, поддерживающей вычисления над 8-, 16- и 32-разрядными операндами, операции умножения и деления (MUL, DIV), контроль границ стека, управление периферией через регистры специальных функций Special Function Register (SFR). Следует также отметить высокую пропускную способность, мощную систему адресации и поддержку программирования на языке высокого уровня. При тактовой частоте процессора 16, 20 и 25 МГц цикл выполнения команды составляет 125,100 и 80нс соответственно, встроенная память, промышленные температурные диапазоны и др. Кроме того он содержит необходимые для устройств управления встроенные периферийные модули: 10-разрядный АЦП и таймеры.

В результате была усовершенствованна микропроцессорная система управления и диагностики МСУД.

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

1. Стрельцова В.А. Электровоз ЭП1. Руководство по эксплуатации: Техническое описание. – Ростов-на-Дону: ВЭлНИИ – К7, 1997г.

2. Ноженко Н.Я. Аппаратура МСУД. Руководство по эксплуатации: Альбом иллюстраций. – Ростов-на-Дону: ПКП «ИРИС», 2005г.

3. Кулинич Ю.М. Электронное оборудование электровозов переменного тока с плавным регулированием напряжения: Учебное пособие.– Хабаровск: ДВГУПС, 1998. – 96 с.

Характеристики

Список файлов курсовой работы