64143 (674304), страница 2
Текст из файла (страница 2)
Примечание: положительный фронт сигнала ADS необходим
для фиксации, когда сигналы выбора регистра (А0,
А1, А2) и выбора ИМС (CS0, CS1, CS2) могут изменять во время считывания или записи. Если ADS не используется для фиксирования, то на этот вход необходимо подать постоянный разрешающий уровень логического 0.
Выбор ИМС (CS0, CS1, CS2) контакты 12-14: для выбора ИМС входы CS0 и CS1 должны иметь высокий уровень, а CS2 - низкий. Выбор ИМС производится после фиксирования стробом адреса (ADS) или если вход ADS постоянно низкий.
Выбор регистра (А0, А1, А2) контакты 26-28: условия выбора регистра при считывании или записи см. табл. 2.
Примечание: разрядом доступа к регистрам делителя (DLAB) является самый старший разряд в регистре управления линией. DLAB должен быть запрограммирован в 1 для обеспечения доступа к регистрам делителя генератора скорости передачи.
| DLAB | | А2 | А1 | А0 | Регистр |
| 0 | | | 0 | х | | х | х | х | х | х | 1 | 1 | | 0 0 0 0 1 1 1 1 0 0 | 0 0 1 1 0 0 1 1 0 0 | 0 1 0 1 0 1 0 1 0 1 | Буферный регистр приема (чтение) Регистр хранения информации передатчика (запись) Регистр разрешения прерывания Регистр идентификации прерывания (только чтение) Регистр управления линией Регистр управления модемом Регистр состояния линии Регистр состояния модема Нет Регистр делителя (младший байт) Регистр делителя (старший байт) |
ПРИНЦИП ДЕЙСТВИЯ WD8250
Установка ИМС в исходное состояние.
Высокий уровень на входе на 35-ом контакте устанавливает WD8250 в положение, указанное в табл. 1.
Доступ к регистрам WD8250.
Программист системы имеет доступ к любому регистру из табл. 2. Характеристики отдельных регистров приводится на следующих страницах.
Таблица 1
| Регистр/сигнал | Установка | | Исходное состояние | |
| Буферный регистр приемника | полученное | первое слово | | данные | |
| Регистр хранения информации передатчика | запись в этот| регистр | | | данные | |
| Регистр разрешения прерываний | общий сброс | | | все разряды низкие | |
| Регистр идентификации прерывания | | -"- | | | разряд 0 высокий и разря- ды с 1 по 7 постоянно низкие | |
| Регистр управления линией | -"- | | | Все разряды низкие | |
| Регистр управления модемом | -"- | | | Все разряды низкие | |
| Регистр состояния линии | -"- | | | Все разряды низкие, а разряды 5 и 6 высокие | |
| Регистр состояния модема | общий сброс | сигнальные | входы модема | | Разряды 0-3 низкие, разряды 4-7 - входные сигналы | |
| Регистр делителя младший байт | запись в ре- | гистр | | данные | |
| Регистр делителя старший байт | запись в ре- | гистр | | данные | |
| SOUT | общий сброс | | высокий | |
| BAUDOUT | запись в лю- | бой регистр | делителя | | низкий | |
| CSOUT | сигнал строба| ADS и состоя-| ние линий вы-| бора ИМС | | высокий/низкий | |
| DDIS | DDIS=CSOUT x | RCLKx DISTR | (при общем сб-| росе ЦП устан-| авливает низк-| ие RCLK и | DISTR) | | высокий | |
| INTRPT | общий сброс | | низкий | |
| OUT2 | -"- | | высокий | |
| RTS | -"- | | высокий | |
| DTR | -"- | | высокий | |
| OUT1 | -"- | | высокий | |
| Линии шины данных D7 - D0 ------------------- | В третье состо| яние, если | CSOUTxDISTR =| высокий или | CSOUTxDOSTR =| высокий | --------------- | Третье состояние данные (от ИМС к ЦП) данные (от ЦП к ИМС) ----------------------- |
РЕГИСТР УПРАВЛЕНИЯ ЛИНИИ
Разряды 0 и 1: эти два разряда определяют количество битов в каждой передаваемой или принимаемой последовательности символов. Кодирование битов 0 и 1 следующее
| Бит | 1 | | Бит | 0 | | Длина символа | |
| 0 0 1 1 | | 0 | 1 | 0 | 1 | | 5 бит | 6 бит | 7 бит | 8 бит |
Разряд 2: этот разряд определяет количество стоповых битов в последовательности символов. Если разряд 2 является лог.0, один стоповый бит формируется или контролируется при передаче или получении данных, соответственно. Если разряд 2 является лог.1 ( при выбранной разрядами 1 и 0 длине символа в 5-ть битов) формируется или контролируется 1,5 стоповых бита. Если разряд 2 является лог.1, при длине слова 6, 7 или 8 битов, формируется или проверяется два стоповых бита.
Разряд 3: это разряд разрешения паритета. Если бит 3 является лог.1, бит паритета формируется (передача данных) или контролируется (получение данных) между последним битом символа и стоповым битом последовательности данных (бит паритета используется для формирования четного или нечетного числа единиц при суммировании битов символа и бита паритета).
Разряд 4: этот бит является битом выбора проверки по паритету на четность. Если бит 3 является лог.1 и бит 4 является лог.0, нечетное число логических единиц передается или контролируется в битах информационного слова и бите паритета. Когда бит 3 является лог.1 и бит 4 является лог.1, передается или контролируется четное число битов.
Разряд 5: это бит фиксированного паритета. Когда бит 3 и бит 5 являются лог.1, бит паритета передается и затем определяется приемником в противоположном режиме, указанном битом 4.
Разряд 6: это бит управления прерыванием передачи. Когда бит 6 является лог.1, последовательный выход (SOUT) устанавливается в состояние пробела (лог.0) и находится в этом состоянии (до установки и исходное состояние битом 6 низкого уровня) независимо от других сигналов управления передачи. Эта особенность позволяет ЦПУ подключать терминал в систему связи ЭВМ.
Разряд 7: это бит доступа к регистру делителя ( DLAB ). Он должен быть на высоком уровне (лог.1) для доступа к регистрам делителя генератора скорости передачи при считывании или записи. Он должен быть на низком уровне (лог.0) для доступа к буферу приемника, регистру хранения информации передатчика или регистру разрешения прерывания.
ПРОГРАММИРУЕМЫЙ ГЕНЕРАТОР СКОРОСТИ ПЕРЕДАЧИ
Этот генератор может принимать любой входной
синхронизирующий сигнал ( до 3,1 МГц ) и делить его на любое
число от 1 до 2**16-1. Частота выхода генератора - 16 умножить
на скорость передачи в бодах. Два 8-ми битовых регистра хранят
число - делитель в 16-ти битовом двоичном коде. Эти регистры
делителя надо загрузить во время инициализации для обеспечения
требуемого режима работы генератора. При загрузке любого
регистра делителя, немедленно загружается 16-ти битовый
счетчик бодов. Это предотвротит работу счетчика без исходной
загрузки. Таблицы 3 и 4 иллюстрируют использование генератора
с двумя различными ведущими частотами.
Таблица 3 - использование кварца 1,8432 МГц.
Таблица 4 - использование кварца 3,072 МГц.
Примечание: максимальная частота генератора - 3,1 МГц. При использовании делителя 6 и меньших делителей, максимальная частота равна 1/2 значения делителя в МГц. Например, если делитель равен 1, максимальная частота равняется 1/2 МГц. Скорость передачи данных не должна превышать 56 Кбод.
Таблица 3
Применение кварца 1,8432 МГц в генераторе скорости передачи
| Скорость в бодах | Число-делитель синхронизации | | Ошибка в % | | |
| 50 75 110 134,5 150 300 600 1200 1800 2000 2400 3600 4800 7200 9600 19200 38400 56000 | 2304 1536 1047 857 768 384 192 96 64 58 48 32 24 16 12 6 3 2 | | - | - | 0,026 | 0,058 | - | - | - | - | - | 0,69 | - | - | - | - | - | - | - | 2,86 |
Примечание: 1,8432 МГц - это стандартная частота 8080, деленная на 10.
Таблица 4
Применение кварца 3,072 МГц в генераторе скорости передачи
| Скорость в бодах | Число-делитель синхронизации | | Ошибка в % | | |
| 50 75 110 134,5 150 300 600 1200 1800 2000 2400 3600 4800 7200 9600 19200 38400 56000 | 3840 2560 1745 1428 1280 640 320 160 107 96 80 53 40 27 20 10 5 3 | | - | - | 0,026 | 0,034 | - | - | - | - | - | - | - | 0,628 | - | 1,23 | - | - | - | 14,285 |
РЕГИСТР СОСТОЯНИЯ ЛИНИИ
Этот 8-ми битовый регистр предоставляет ЦПУ информацию о передаче данных. Формат регистра представлен в табл.2 и описан ниже.
Разряд 0:этот бит - индикатор готовности данных приемника (DR).Бит 0 устанавливается в состояние лог. 1, когда принят весь поступающий символ и передан на буферный регистр приемника.Бит 0 может быть сброшен в состояние лог. 0 либо при чтении ЦПУ данных в буферном регистре приемника, либо при записи ЦПУ лог. 0 в этот бит.
Разряд 1:этот бит является индикатором ошибки переполнения (ОЕ).Бит 1 указывает на то, что данные в буферном регистре приемника не были считаны ЦПУ до передачи следующего символа в буферный регистр приемника, разрушая этим предыдущий символ. Индикатор ОЕ сбрасывается при чтении ЦПУ содержимого регистра состояния линии.
Разряд 2:этот бит является индикатором ошибки паритета (PE). Бит 2 указывает на то, что символ принятых данных не имеет правильного четного или нечетного паритета, в соответствии с установленным битом выбора паритета. Бит РЕ устанавливается в состояние лог. 1 при обнаружении ошибки паритета и сбрасывается в лог. 0, когда ЦПУ считывает содержимое регистра состояния линии.
Разряд 3:этот бит является индикатором ошибки кадра (FE). Бит 3 указывает на то, что принятый знак не имеет истинного бита останова. Бит 3 устанавливается в лог. 1, когда бит останова, следующий за последним битом данных или битом паритета распознается как нулевой бит (уровень пробела).
Разряд 4:этот бит является индикатором прерывания передачи (BI). Бит 4 устанавливается в состояние лог. 1, если вход принимаемых данных удерживается в состоянии пробела (лог. 0) в течении времени, превышающего время передачи полного символа (т.е., общее время старт-бита + биты данных + паритет + биты останова). Примечание: Биты 1-4 идентифицируют ошибки, которые формируют
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
