46919 (665655), страница 8
Текст из файла (страница 8)
Поэтому при конкретном решении стоящей перед пользователем задачи (или проблемы) надо исходить прежде всего из возможностей чипсета, версии BIOS и используемых карт расширения.
PCI Preempt Timer
(таймер времени вытеснения для шины PCI). На первый взгляд по смыслу эта функция аналогична функции "PCI Latency Timer", возможна даже некоторая путаница, хотя в данном случае кое-что наоборот. Значение этой опции указывает, в течение, какого времени (в тактах PCI-шины, или локальных тактах - LCLKs) поддерживающая режим "Busmaster" PCI-карта сможет не контролировать шину, а находиться в состоянии ожидания пока этой шиной владеет другая карта. Арбитр шины отслеживает указанный временной интервал с момента подачи запроса, после чего ожидающее "master"-устройство вытесняет своего товарища.
Для выбора предлагаются значения из ряда: 5, 12, 20, 36, 68, 132, 260, в цифровом виде или с отображением единицы измерения - "5 LCLKs" и т.д. Обязательным является параметр "No Preemption" (или "Disabled"). Причем последний, как правило, устанавливается по умолчанию. Эта опция в таком виде уже не применяется, так что встреча с ней на старых машинах может вызвать некоторые трудности. Во всяком случае, при наличии хотя бы двух "master"-устройств на PCI-шине значение "Disabled" (или аналогичное) должно быть заменено на более оптимальное.
Опция может называться и "PCI Preemption Timer".
PCI to ISA Write Buffer
во включенном состоянии ("Enabled") система, не прерывая работы процессора, будет временно записывать данные в специальный буфер для последующей передачи данных в наиболее подходящий момент. В противном случае ("Disabled") цикл записи в шину PCI будет направляться далее напрямую в более медленную ISA шину. Необходимость в такой функции, а точнее в таком буфере, связана с тем, что скорости работы ISA - и PCI-шин различны. Включение буферной памяти позволит PCI-шине не ожидать, пока ISA-шина примет все данные.
Peer Concurrency
(параллельная работа или, дословно, - равноправная конкуренция). Этот параметр разрешает/запрещает одновременную работу нескольких устройств на PCI-шине. При включении опции включается дополнительное буферирование циклов чтения/записи в чипсете. Но могут возникнуть проблемы, если не все PCI-карты готовы поддерживать такой режим работы. В этом случае работоспособность системы проверяется опытным путем.
Действие этой опции затрагивает и совместную работу PCI - и ISA-шин. Например, шинные PCI-циклы могут перераспределяться и буферизироваться во время ISA-операций, таких как передача по DMA-каналам в режиме "Bus-Master". Параметр может принимать значения:
"Enabled" (по умолчанию) - разрешено,
"Disabled" - запрещено.
Опция может называться и "PCI Concurrency" или "Bus Concurrency". Дополнительные устройства, "жаждущие конкуренции", появляются в опциях "PCI/IDE Concurrency" или "PCI-to-IDE Concurrency".
Snoop Ahead
(предвидение). Эта опция применима, если в системе включено кэширование. Когда опция установлена в "Enabled", "master" - устройства на PCI-шине могут контролировать регистры VGA-палитры для непосредственных циклов записи и преобразования их в потоковый протокол PCI-формата с целью повышения скоростных характеристик обмена данными между PCI-шиной и памятью. В итоге значительно увеличивается производительность системы в процессе передачи видеоданных.
Настраиваем память.
Прежде чем начинать описание опций BIOS, затрагивающих работу памяти (обычно они находятся в Advanced Chipset Setup), нужно хотя бы приблизительно разобраться, как именно происходит к ней доступ.
Как известно, у современного компьютера память подключена к системному контроллеру (точнее, к контроллеру памяти) с помощью 64-разрядной шины. По этой шине передаются как адреса, так и данные. Физический адрес определенной ячейки памяти содержит в себе адреса строки (Row) и столбца (Column) в запоминающем массиве. Сигнал RAS (Row Access Strobe) сигнализирует о том, что в данном такте выбирается определенная строка, сигнал CAS (Column Access Strobe) - столбец, а точнее, элемент (слово) из строки. После этого данные в виде пакета (нескольких последовательных слов) выдаются на шину.
Кроме того, современные микросхемы памяти содержат в себе несколько независимых банков. Работа с банком начинается с его активации (открытия) и заканчивается закрытием, после чего данные в нем обновляются (перезаряжаются ячейки динамической памяти, содержимое которых имеет свойство быстро обнуляться).
Итак, работа с памятью происходит по следующему алгоритму:
1. активируется банк подачей сигнала RAS;
2. происходит задержка, пока данные поступают из выбранной строки банка в усилитель (задержка RAS-to-CAS);
3. подается сигнал CAS на выборку первого слова из строки;
4. данные поступают на шину, при этом происходит задержка (CAS Latency);
5. следующее слово выдается уже без задержки, так как оно содержится в подготовленной строке;
6. когда цикл выборки пакета из четырех слов завершен и больше нет обращений к этой строке, происходит закрытие банка; данные возвращаются в ячейки (задержка RAS Precharge).
Важно понимать, что уже открытый банк не требует задержек на активацию, а доступ к данным в нем требует только одну задержку - CAS Latency. Поэтому именно она оказывает наибольшее влияние на производительность подсистемы памяти. Также стоит обратить внимание на тот факт, что банки памяти могут открываться и закрываться независимо друг от друга, что позволяет работать с одним из них тогда, когда другой занят перезарядкой.
SDRAM Cycle Length (CAS Latency, CAS Delay)
Число тактов, требуемых для выдачи данных на шину после поступления сигнала CAS. Самый важный параметр, влияющий на производительность. Если память позволяет, нужно выставлять значение 2.
RAS-to-CAS Delay (Trcd)
Число тактов, необходимых для поступления строки данных в усилитель. Тоже оказывает влияние на производительность. Значение 2 предпочтительнее и подходит в большинстве случаев.
SDRAM RAS Precharge Time (TRP)
Время перезарядки ячеек памяти после закрытия банка. Обычно используется значение 2, хотя чипсеты VIA позволяют установить 3.
SDRAM RAS Time (TRAS)
Время, в течение которого банк остается открытым и не требует обновления (перезарядки). Как правило, такой отдельной опции нет, она комбинируется с последующей.
SDRAM Cycle Time (TRC, TRAS/TRC)
Время (в тактах), требуемое на полный такт доступа к банку, начиная с открытия и заканчивая закрытием. Обычно задается вместе с параметром TRAS. TRC=TRAS+TRP. Чипсет i815 позволяет устанавливать TRAS/TRC в значения 5/7 и 7/9, чипсеты VIA Apollo и KT - 5/7, 5/8, 6/8, 6/9, изменяя при этом время TRP. Современная память со временем цикла 50 нс и частотой 133 МГц (маркировка 7.5 нс) позволяет работать в режиме 5/7.
SDRAM Idle Cycle
Иногда встречается и такая опция. Она устанавливает время простаивания банка памяти, не занятого обменом данными. Изменять значение по умолчанию не имеет смысла.
RAS Precharge Control (Page Closing Policy)
Управляет процедурой закрытия банков памяти. Если установлено значение Disabled (Precharge All), то контроллер памяти закрывает сразу все открытые банки памяти при попытке доступа за пределы текущего банка. При необходимости доступа к следующему банку нужно его открыть. Если же поставить Enabled (Precharge Bank), то все банки остаются открытыми до тех пор, пока не потребуется перезарядка их ячеек. Тем самым можно выполнять доступ к нескольким банкам без ожидания их закрытия и последующей активации, что существенно ускоряет работу при чтении больших блоков данных, но замедляет - при активном использовании процессорного КЭШа (банк приходится закрывать в самый неподходящий момент).
Bank Interleaving
То же самое, но с другой стороны. Включение этого режима позволяет работать с банками по очереди, то есть получать данные из одного в то время, когда другие заняты. Причем выбор значения 2-Way позволяет чередовать пару банков, а 4-Way - четыре банка (они есть у большинства микросхем DIMM-модулей), а это, конечно, выгоднее.
DRAM Clock
Чипсеты VIA, а также Intel i810/i815 и модификации допускают псевдоасинхронную работу шины памяти и процессорной шины (FSB - Front Side Bus). Данная опция у чипсетов VIA имеет значения Host CLK, CLK+33 и CLK-33 (не все присутствуют), что подается, как возможность повышать или понижать частоту памяти относительно процессорной шины на 33 МГц. На самом деле частота не суммируется, просто используется другой множитель относительно частоты шины PCI, которая всегда равна 33 МГц. Например, при FSB=100 (PCIx3) память может работать на частоте 66 (PCIx2) или 133 (PCIx4). Если память позволяет, частоту нужно увеличивать - ставить CLK+33.
Для чипсетов Intel есть возможность выбрать либо частоту 100, либо - 133 МГц. Последняя возможна только в том случае, если и процессор работает на шине 133 МГц. И кроме того, i810/i815 не позволяет использовать три модуля памяти на частоте 133 МГц.
Memory Timing by SPD
Как известно, SPD (Serial Presence Detection) - механизм получения информации о характеристиках модуля DIMM. В небольшой EEPROM-микросхеме хранятся CAS Latency, RAS-to-CAS и множество других параметров. Если эту опцию включить, то BIOS при загрузке автоматически сконфигурирует контроллер памяти, установив наилучший допустимый режим работы, поставит и CAS Latency, и Bank Interleaving, и даже частоту работы памяти. Пользователю уже не нужно беспокоиться о выборе правильных настроек.
Однако не во всех случаях SPD дает положительный эффект. Во-первых, недобросовестные производители памяти могут "зашить" в ППЗУ завышенные значения, и память будет сбоить. Во-вторых, при проблемах с чтением SPD все настройки памяти будут выставлены по минимуму. Поэтому включать данную опцию нужно с осторожностью, будучи уверенным, что микросхемы SPD всех модулей памяти исправны.
Memory Hole at 15-16М
Эта опция изначально предназначена для устранения проблемы несовместимости со старыми ISA-устройствами. Некоторые из них требовали монопольного выделения диапазона адресов в пределах 16-го мегабайта. Сейчас такие устройства найти нелегко, поэтому Memory Hole можно было бы смело считать анахронизмом. Если бы не один непонятный побочный эффект: часто включение этой опции помогает решить проблему нестабильной работы чипсетов VIA со звуковыми картами Creative (SB Live!) и Aureal. Видимо, при этом происходит перераспределение выделяемых устройствам адресов. Правда, можно потерять доступ к памяти за пределами 16 Мб, особенно в Linux, если не принять специальных мер. Но если у вас никаких проблем не наблюдается, то и не включайте эту опцию.
In Order Queue
Эта опция затрагивает только некоторые чипсеты VIA. У них имеется четырехступенчатый конвейерный буфер, предназначенный для обслуживания операций чтения данных из памяти. Конечно, лучше включить все ступени (4 level) и получить дополнительные 5-10% производительности.
PCI-to-DRAM Prefetch
Когда PCI-устройство, работая в режиме захвата шины (Bus Mastering), выполняет обращение к памяти, во внутренний буфер контроллера поступает один байт с заданным адресом. Но если включить эту опцию, в буфер будут считаны несколько последующих байтов, поэтому следующий запрос PCI-устройства будет выполнен без обращения к памяти. Для звуковых карт и FireWire-контроллеров она особенно важна.
Read Around Write
Как известно, большинство (до 90%) запросов к памяти связаны с чтением данных, а не с записью. Тем не менее, запись в память необходима, однако шина не позволяет производить обе операции одновременно. Поэтому при необходимости записи хотя бы одного байта любой процесс чтения будет прерван. Чтобы этого не случалось, существует “Read Around Write”-буфер, в который поступают данные, требующие последующего помещения в память. Таким образом, операция записи производится только тогда, когда в буфере накоплено достаточно данных. Если же данные еще не успели записаться, то вообще можно обойтись без чтения из памяти, используя буфер как кэш. Очевидно, что эту опцию лучше включать. Правда, есть сведения, что при этом не будет работать видеокарта на чипе i740.
Fast R-W Turn Around
Данная опция позволяет уменьшить задержки при смене режимов обращения к памяти - когда за записью следует чтение и наоборот. Очевидно, что нагрузка на память при этом возрастает, что может приводить к нестабильности и появлению ошибок. Включайте и проверяйте.
System ROM Cacheable
Эта опция включает в число кэшируемых диапазон адресов, в которых хранится копия системного BIOS. Нет никакой необходимости кэшировать BIOS, поскольку имеющиеся в его составе подпрограммы во время работы приложений не используются. То же самое можно сказать и об опции Video BIOS Cacheable - отключайте не задумываясь.
Video RAM Cacheable
Видеопамять для текстовых и простых графических режимов располагается в диапазоне адресов 0A000h-0BFFFh. Когда вы работаете в Windows или любой другой графической оболочке, буфер кадра отображается на определенные линейные адреса далеко за пределами первого мегабайта. Значит - отключаем.
Контроллер PCI
Вторая часть моего обзора настроек BIOS связана с работой контроллера шины PCI и совместимых с ней устройств. Нелишне будет немного пояснить механизм работы этой шины. Каждое устройство может выступать в качестве "хозяина" шины на время обмена с памятью (пресловутый режим DMA), забирая ее для своих нужд. Перед этим оно, конечно, должно подать запрос арбитру. Когда обмен закончен, устройство сообщает об этом путем выдачи прерывания (IRQ). На нужды шины выделяется четыре линии прерываний INT#A-INT#D, причем каждый слот имеет разный порядок подключения этих линий. Другими словами, первая линией прерывания на разных слотах будет разной, например, у слота 1 это будет INT#A, у слота 2 - INT#B и т.д., но не обязательно в таком порядке. Тем самым PCI-устройства, использующие обычно первую линию, в разных слотах не всегда работают на одном и том же прерывании. Хотя по теории не должно быть никаких проблем при использовании одной линии прерывания несколькими устройства, на самом деле некоторые звуковые и видеокарты отказываются работать в паре. Тут уж ничего не поделаешь. А вот для того, чтобы не пересечь PCI-устройства с клавиатурой, COM - и LPT-портами и т.д., есть опция присваивания линиям IRQ (еще их называют INT PIN) разных номеров-входов на контроллере прерываний.
Переходим к другим опциям.
CPU to PCI Write Buffer
Когда процессор работает с PCI-устройством (т.е. режим DMA не используется), он производит запись в порты. Данные при этом поступают в контроллер шины и далее в регистры устройства. Если мы включаем эту опцию, задействуется буфер записи, который накапливает данные до того, как PCI-устройство будет готово. И процессор не должен его ждать - он может выпустить данные и продолжить выполнение программы. Я не вижу каких-либо причин выключать эту опцию.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
