46919 (665655), страница 5
Текст из файла (страница 5)
В наиболее "древних" версиях BIOS весь смысл сказанного выше был заключен в опции под названием "Quick Mode".
CPU
CPU-to-PCI 6 DW FIFO
опция включения/отключения специального буфера, позволяющего устройствам обращаться к PCI-шине и считывать до 6-х двойных слов (Double Word). Работа с буфером построена по принципу "первым пришел - первым ушел" (First Input - First Output). Естественно, что буферизация передачи информации повышает быстродействие системы, но в таком виде эта опция встречается уже редко.
CPU-to-PCI IDE Posting
включение данного режима позволяет оптимизировать циклы записи из CPU в интерфейс PCI IDE путем предварительной буферизации. Параметр рекомендуется устанавливать в состояние "Enabled". Может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
CPU-to-PCI Read Buffer
опция включения/отключения специального буфера, позволяющего устройствам обращаться к PCI-шине и считывать до 4-х двойных слов, не прерывая при этом работу процессора. Процессор может работать в это время над другой задачей, что повышает общую производительность. Эта опция должна быть включена обязательно. В отключенном же состоянии буфер не будет использоваться, и циклы чтения процессора не будут заканчиваться до тех пор, пока шина PCI не подаст сигнал о готовности получить данные.
CPU-to-PCI Write Buffer
во включенном состоянии опции процессор сможет записывать по 4 слова за один такт в буфер записи шины PCI до завершения цикла PCI-шины. При установке параметра в "Disabled" процессор будет находиться в ожидании после каждого цикла записи и до тех пор, пока шина PCI не сообщит процессору о своей готовности к приему данных.
Опция может называться также просто "CPU to PCI Buffer". В этом случае речь идет уже об интегрированной функции с теми же параметрами: включен буфер/отключен буфер.
CPU-to-PCI Write Latency
определение времени задержки перед операцией записи данных из процессора в шину (в тактах системной шины). Установка меньшего значения позволяет увеличить производительность, однако при этом возможно увеличение нестабильности работы системы. Тогда необходимо будет вернуться к большему значению. Возможный ряд значений: 1T, 2T, 3T.
Опция может называться также "Latency for CPU to PCI write".
Memory.
ECC, Parity
CPU Level 2 Cache ECC Check
опция включения/отключения коррекции ошибок кэша второго уровня у процессоров архитектуры Pentium II и выше, которые поддерживают эту опцию. К примеру, процессоры Pentium II поддерживает коррекцию ошибок, начиная с частоты в 333 МГц. ECC-коррекция несомненно повышает надежность системы, но при этом ее работа, как правило, несколько замедляется. В некоторых процессорах допущены ошибки, и включение этого режима может привести к нестабильной работе системы. К тому же фактор надежности играет значительную роль только в сетевых средах. Может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
Чуть другие названия этой же опции: "CPU Level 2 ECC checking" и "CPU L2 Cache ECC Checking".
Data Integrity (PAR/ECC)
(целостность данных). Опция разрешения/запрещения контроля памяти на ошибки. Вид контроля устанавливается параметром "DRAM ECC/PARITY SELECT". Может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
DRAM Data Integrity Mode
опция включения/отключения проверки целостности памяти. Включение опции позволит системе отслеживать и корректировать однобитные ошибки. Так же будут обнаруживаться двухбитные ошибки, но без исправления. Использование режима коррекции ошибок обеспечивает увеличение стабильности и целостности данных в системе, правда, при небольшой потере производительности. Если в системе не используются ECC-модули памяти, то опция должна быть отключена. Может принимать значения:
"ECC" - разрешена коррекция,
"Non-ECC" - коррекция запрещена.
В некоторых случаях опция с тем же названием может иметь другой "набор" параметров: "Parity" и "ECC". При этом меняется и содержание функции.
DRAM ECC/PARITY Select
опция выбора режима коррекции ошибок/проверки по четности. Эта опция появляется только в BIOS тех материнских плат, в которых чипсет поддерживает ECC, и может быть использована только в том случае, если установлены модули памяти с истинной четностью. В некоторых вариантах BIOS этим параметром может устанавливаться только вид проверки, а разрешение на проверку устанавливается параметром "Data Integrity (PAR/ECC)" или аналогичным. Параметр может принимать значения:
"Parity" (по умолчанию) - в случае возникновения ошибки на монитор выдается сообщение о сбое по четности в памяти и работа компьютера останавливается,
"ECC" - в случае возникновения одиночной ошибки она исправляется и работа системы продолжается. Если имеет место не одиночная ошибка, то работа компьютера также приостанавливается. Следует только учесть, что, по данным "Intel", скорость обмена с памятью при включении этого режима уменьшается приблизительно на 3%.
Memory Parity/ECC Check
опция разрешения/запрещения проверки целостности данных. Может принимать значения: разрешен контроль памяти на ошибки ("Enabled"), запрещен ("Disabled") и "Auto". Последняя установка активизирует проверку памяти автоматически с автоматическим же определением возможностей модулей памяти, как по четности, так и по коррекции ошибок.
Shadow
Extended ROM RAM Area
наличие этой опции характерно для старых версий "AMI BIOS". Пользователю предоставляется выбор, где хранить данные о жестком диске: в верхнем килобайте системной памяти, начиная с 639-го килобайта, или в адресах нижней памяти в области системного BIOS (0: 300). Необходимо помнить, что вторая адресная область может также использоваться звуковыми, сетевыми и т.п. картами расширения. В этом случае конфликтов можно избежать, если система через BIOS может использовать механизмы "затенения", которые впрочем могут отсутствовать в очень старых системах.
Опция может называться и "RAM Area".
Memory Hole At 15M-16M
(буквально - "дырка" в памяти в диапазоне 15-16 МБ). При включенном состоянии параметра система, для повышения производительности, будет копировать более медленную память устройства, подключенного к ISA-шине, в более быструю основную память. Это происходит за счет выделения специальной области памяти и перемещения в нее данных ROM-памяти карты расширения или устройства сопряжения. Естественно, что действие этой функции представляет собой механизм, который позволяет обращаться, в данном случае к устройствам ввода/вывода, как к адресному пространству ОЗУ и за счет этого увеличить скорость доступа к таким устройствам. Для функционирования этого механизма необходимо исключить для всех обычных программ возможность использования указанной области памяти, что и делает BIOS при разрешении этого параметра. При отсутствии ISA-устройств данная опция должна быть отключена. По умолчанию эта опция включена.
И еще одно уточнение. Разрешать этот параметр следует в том случае, если это требуется в документации на используемую в системе плату. Некоторые старые ISA-карты (например, ранние видеокарты высокого разрешения) требуют выделения для них специального адреса памяти, лежащего в некотором диапазоне. Кроме того, это выделение запрещает доступ в старшие адреса памяти, расположенные выше 16 МБ. Поэтому включение данной опции должно быть оправдано. По сути, данная функция сохранена в "BIOS SETUP" по причине фактора совместимости со старыми картами. Может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
В других версиях BIOS могут встретиться значения: "Disabled", "14M-16M", "15M-16M".
В более "старых" версиях BIOS могут встретиться другое наименование такой функции - "Memory Hole", и значения параметров: "None", "at 512 kB", "at 15 MB". Действие некоторых параметров уже понятно, а для значения "at 512 kB" стоит указать, что для "затенения" используется часть базовой памяти в пределах 512-639 КБ.
Опция может носить название "Local Memory 15-16M" или "Memory Hole at 15M Addr."
PCI master accesses shadow RAM
опция включения/выключения возможности копирования ПЗУ шины в более быструю оперативную память для повышения быстродействия системы. Может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
System BIOS Cacheable
(кэширование области системного BIOS). Хотя в данной опции речь идет, на первый взгляд, о кэшировании, тем не менее, ее нахождение в главе, посвященной функциям и механизмам "затенения", автор считает более оправданным. Разрешение этого параметра приводит к возможности кэширования области памяти по адресам системного BIOS (F0000H-FFFFFH) в кэш-память. Включение параметра будет иметь смысл только в случае разрешения функций кэширования в разделе "BIOS Features Setup" (как правило). Если какая-либо программа попытается выполнить операцию записи в эти адреса, то система выдаст сообщение об ошибке. Может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
Опция может называться и "System ROM Cacheable".
Но есть и свое "но"! При включении опции кэшированию подлежит часть системной BIOS, содержащей код для запуска системы и основные функции ввода/вывода. Тем не менее, возможности ускорения через использование кэша процессора редко используются, т.к часть кэш-памяти, которой всегда недостаточно, резервируется под BIOS, обращение к которому не происходит постоянно.
Video BIOS Cacheable
(кэширование области BIOS видеокарты). Разрешение этого параметра приводит к возможности кэширования области памяти по адресам BIOS видеокарты (C0000H-C7FFFH) в кэш-память процессора. Параметр будет использован только при включении кэш-памяти в разделе "BIOS Features Setup". Если какая-либо программа попытается выполнить запись в эти адреса, то система выдаст сообщение об ошибке. При наличии видеокарты с "ускорителем" необходимо отключить кэширование видеопамяти, дабы центральный процессор мог "отслеживать" любые изменения, производимые устройством ввода в буфер кадра изображения. Может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
Об оправданности включения этой опции можно сказать то же самое, что и по системному BIOS. Опция может называться "Video BIOS Area Cacheable".
Refresh
Возможны три различных метода регенерации данных.
Регенерация одним RAS (RAS Only Refresh - ROR). Этот метод использовался еще в первых микросхемах DRAM. Адрес регенерируемой строки передается на шину адреса и выдается сигнал RAS (точно так же, как при чтении или записи). При этом выбирается строка ячеек, и данные из них поступают на внутренние цепи микросхемы, после чего записываются обратно. Так как далее сигнал CAS не следует, цикл чтения/записи не начинается. Затем передается адрес следующей строки и так далее, пока не будет пройдена вся матрица памяти, после чего цикл регенерации повторяется. К недостаткам этого метода можно отнести то, что занимается шина адреса, и в момент регенерации блокируется доступ к другим подсистемам компьютера.
CAS перед RAS (CAS Before RAS - CBR) - стандартный метод регенерации. При нормальном цикле чтения/записи сигнал RAS всегда приходит первым, за ним следует CAS. Если же CAS приходит раньше RAS, то начинается специальный цикл регенерации - CBR. При этом адрес строки не передается, а микросхема использует свой внутренний счетчик, содержимое которого увеличивается на 1 при каждом CBR-цикле (т. н. инкрементирование адреса строки). Этот режим позволяет регенерировать память, не занимая шину адреса, что, безусловно, более экономично.
Автоматическая регенерация памяти (Self Refresh - SR, или саморегенерация). Этот метод обычно используется в режиме энергосбережения, когда система переходит в состояние "сна" ("suspend"), и тактовый генератор перестает работать. В таком состоянии обновление памяти по вышеописанным методам невозможно (попросту отсутствуют источники сигналов), и микросхема памяти выполняет регенерацию самостоятельно. В ней запускается свой собственный генератор, который тактирует внутренние цепи регенерации. Такая технология работы памяти была внедрена с появлением EDO DRAM. Необходимо отметить, что в режиме "сна" память потребляет очень малый ток.
Burst Refresh
при разрешении этой установки чипсет проводит несколько регенераций за один такт. В обычном режиме одна строка регенерируется каждые 15 мкс, в пакетном 4 строки - каждые 60 мкс. Если BIOS позволяет, то рекомендуется конечно установить значение опции в "Enabled". Может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
Опция может называться "DRAM Burst at 4 Refresh".
CAS Before RAS Refresh
метод регенерации памяти, когда сигнал CAS устанавливается раньше сигнала RAS. В отличие от стандартного способа регенерации, этот метод не требует перебора адресов строк извне микросхем памяти - используется внутренний счетчик адресов. Однако, этот способ регенерации должен поддерживаться микросхемами памяти (большинство чипов его поддерживает). Может принимать значения:
"Enabled" - разрешено,
"Disabled" - запрещено.
CAS-to-RAS Refresh Delay
действие этой опции возможно при включенном состоянии предыдущей (или аналогичной), так как в данном случае устанавливается время задержки между стробирующими сигналами (в тактах системной шины). Естественно, что установка меньшего значения приводит к снижению времени, затрачиваемого на регенерацию. Большее же значение повышает надежность, т.е. достоверность данных, находящихся в памяти. Оптимальный вариант для данной системы выбирается опытным путем. Может принимать значения: "1T", "2T" (по умолчанию).
Concurrent Refresh
(параллельная pегенеpация). При активизации этой опции как чипсет (т.е. оборудование, требующее регенерации), так и процессор получают одновpеменный доступ к памяти. При этом процессору не нужно будет ожидать, пока произойдет регенерация. При установке опции в "Disabled" пpоцессоp должен будет ждать, пока схема pегенеpации не закончит pаботу.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
