CBRR1514 (664850), страница 2
Текст из файла (страница 2)
1. По способу действий над операндами. Бывают АЛУ последовательного и параллельного действия. В последовательных АЛУ действия над операндами производятся последовательно разряд за разрядом начиная с младшего. В параллельных АЛУ все разряды операндов обрабатываются одновременно.
2. По виду обрабатываемых чисел АЛУ могут производить операции над двоичными числами с фиксированной или плавающей запятой и над двоично- десятичными числами.
Каждая десятичная цифра записывается четырьмя разрядами двоичного кода.
1971
0001 1001 0111 0001
АЛУ при действии над двоично-десятичными числами должны содержать схему десятичной коррекции. Схема десятичной коррекции преобразует полученный результат таким образом, чтобы каждый двоично-десятичный разряд не содержал цифру больше 9.
При записи числа с фиксированной запятой запятая фиксируется после младшего разряда, если число целое, и перед старшим, если число меньше 1.
При записи чисел с плавающей запятой выделяется целая часть, которая называется мантиссой, и показатель степени, который характеризует положение запятой.
37 и 0.37 - с фиксированной запятой
37*10^-2 - с плавающей запятой
3. По организации действий над операндами различают блочные и многофункциональные АЛУ
В блочных АЛУ отдельные блоки предназначены для действий над двоично-десятичными числами, отдельно для действий над числами с фиксированной запятой, отдельно с плавающей запятой.
В многофункциональных АЛУ одни и те же блоки обрабатывают числа с фиксированной запятой, плавающей запятой и двоично-десятичные числа.
Многофункциональное АЛУ
Для действий над числами с плавающей запятой клапан К2 объединяет сумматоры 2 и 3 для обработки мантисс, а клапан К1 отсоединяет первый сумматор от второго. Сумматор 1 обрабатывает порядки.
4. По структуре АЛУ бывают с непосредственными связями и многосвязными. АЛУ с непосредственной связью В многосвязных АЛУ входы и выходы регистров приемников и источников информации подсоединяются к одной шине. Распределение входных и выходных сигналов происходит под действием управляющих сигналов.
Например, в этой схеме суммирование происходит так: операнды подаются в регистр 1. Регистр 2 является накапливающим сумматором или автоматом с памятью. Он суммирует слагаемые, поступающие в разные моменты времени и передает результат в регистр 3.
Умножение в этом АЛУ происходит так: множимое помещают в регистр 4, множитель - в регистр 1. Регистры 2 и 3 являются кроме того сдвигающими
регистрами. В зависимости от содержимого разряда множителя, множимое сдвигается на один разряд, если множитель содержит 1, и на два, если множитель содержит 0. Эти частные произведения суммируются в регистре 2.
8. ДЕШИФРАТОР
Дешифратор предназначен для преобразования двоичного кода на входе в управляющий сигнал на одном из выходов. Если входов n то выходных шин должно быть N = 2^n.
X1 | X2 | X3 | Z0 | Z1 | Z2 | Z3 | Z4 | Z5 | Z6 | Z7 |
0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
В зависимости от количества разрядов входного числа и от количества входов элементов, на которых построен дешифратор. Дешифраторы могут быть линейные, у которых все переменные Х1, Х2, Х3 подаются на вход одновременно.
На вход первого каскада подается один слог, на вход следующего каскада второй слог и результаты коньюнкций, произведенных в первом каскаде.
Простейший линейный дешифратор можно построить на диодной матрице:
В этой схеме используется отрицательная логика. При подаче "1" на анод диода он закрывается. Если закрыты все 3 диода, подсоединенные к одной гориз. линии то на этой линии потенциал -Е, соответствующий уровню "1".
Многокаскадный дешифратор можно организовать вот таким образом:
Два линейных дешифратора обрабатывают по 2 слова. В последнем каскаде образуются конъюнкции вых. сигнала первого каскада. Многокаскадные дешифраторы обладают меньшим быстродействием.
9. ПРЕОБРАЗОВАТЕЛИ С ЦИФРОВОЙ ИНДИКАЦИЕЙ
Схема устроена так, что управляющий. сигнал = 1 гасит соответствующий элемент Z (Zn соотв Yn). Преобразователь работает в соответствии с таблицей:
деся-тичн. | "8421" | cостояние эл-тов Z1-Z7 (Y1 - Y7) | |||||||||||
X4 | X3 | X2 | X1 | Y1 | Y2 | Y3 | Y4 | Y5 | Y6 | Y7 | |||
0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | ||
1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | ||
2 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | ||
3 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | ||
4 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | ||
5 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | ||
6 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | ||
7 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | ||
8 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | ||
9 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
Схема преобразователя с цифровой индикацией :
10. ПРЕОБРАЗОВАТЕЛЬ КОДА 8421 В 2421
являются запрещенными. Преобразователи кодов применяются в системах интерфейсов.
8421 | 2421 | ||||||||
X4 | X3 | X2 | X1 | Y4 | Y3 | Y2 | Y1 | ||
0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | ||
0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | ||
0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | ||
0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | ||
0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | ||
0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | ||
0 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | ||
0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | ||
1 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | ||
1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 |
11. ПРОГРАММИРУЕМАЯ ЛОГИЧЕСКАЯ МАТРИЦА
(ПЛМ)