8246-1 (607662), страница 3

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 3)

₀=1 _{1 m-1}

Рис.2.1. Функциональная схема сигнатурного анализатора, построенного

по методу деления полиномов.

M2 M2

P(x) & & &

M2 D TT D TT D TT

C 0 ₁ C 1 _m-1 C m-1 _m=1

Т И

Рис.2.2. Функциональная схема сигнатурного анализатора, построенного

по методу свёртки.

При использовании метода свёртки сигнатурного анализа как метода сжатия реакций цифровой схемы сигнатура R₆=a₁( )a₂( )...a_m( ) формируется по алгоритму:

a₁(0)=a₂(0)=...=a_m(0)=0, (2.1.1)

a₁(k)=y(k) _i a_i(k-1), (2.1.2)

a_j(k)=a_j(k-1), j=2,3...m, k=1,2... , (2.1.3)

где _i {0,1}, i=1,2...m, определяются на основании порождающего полинома (x)=1 ₁x¹ ₂x² ... _mx^m, используемого для реализации сигнатурного анализатора.

Однако, результат свёртки c(x) последовательности на сигнатурном анализаторе не есть остаток s(x) от деления на полином (x). В то же время между c(x) и s(x) существует однозначная связь, определяемая соотношением

_{1 2} ... _m-1 1

_{2 3} ... 1 0

s(x)= c(x) ........................................

_m-1 1 ... 0 0

1 0 ... 0 0

2.2. Одноканальный сигнатурный анализатор.

Типовая структурная схема сигнатурного анализатора состоит из регистра сдвига и сумматора по модулю 2, на входы которого подключены выходы разрядов регистра в соответствии с порождающим полиномом (x) (рис. 2.3.) [5]. Управляющими сигналами сигнатурного анализатора являются СТАРТ, СТОП и СДВИГ. Сигналы СТАРТ и СТОП формируют временной интервал, в течение которого осуществляется процедура сжатия информации на анализаторе. Под действием сигнала СТАРТ элементы памяти регистра сдвига устанавливаются в исходное состояние, как правило, нулевое, а сам регистр начинает выполнять функцию сдвига на один разряд вправо под действием синхронизирующих сигналов СДВИГ. По приходу каждого синхронизирующего импульса в первый разряд регистра сдвига записывается информация, соответствующая выражению (2.1.2), где y(k) {0,1} - k-й символ сжимаемой последовательности {y(k)}, k=1,2... ; _i {0,1} - коэффициенты порождающего полинома (x); a_i(k-1) {0,1} - содержимое i-го элемента памяти регистра сдвига в k-1 такт. Процедура сдвига информации в регистре описывается соотношением (2.1.3). Причём , как правило, принимается равным или

Сигнатура

M2 RG

Сдвиг Старт Стоп

Рис.2.3. Структурная схема сигнатурного анализатора.

меньше величины 2^m-1 и соответственно определяет длину сжимаемой последовательности. По истечении тактов функционирования сигнатурного анализатора на его элементах памяти фиксируется двоичный код, который представляет собой сигнатуру, отображаемую в виде 16-ричного кода.

Таким образом, путём формирования тестовой последовательности на входах анализируемого цифрового устройства для каждого его полюса находим эталонные значения сигнатур, множество которых запоминается и в дальнейшем используется для сравнения со значениями сигнатур, снимаемых с проверяемых устройств. Любое отличие реально полученной сигнатуры от эталонной свидетельствует о том, что полюс схемы функционирует отлично от случая исправного состояния устройства. Причина, вызвавшая отличие сигнатур на данном полюсе, может быть установлена последовательным анализом сигнатур от указанного полюса к входам устройства.

Эффективность использования такого сигнатурного анализатора ограничивается наличием в нём только одного информационного входа, в то время как количество выходов сложных цифровых узлов достигает значительных величин. Исследование подобных узлов осуществляется с использованием нескольких сигнатурных анализаторов, путём свёртки по модулю два выходных последовательностей или с применением некоторых других схемных решений.[1] Применение таких подходов для анализа многовыходных цифровых схем приводит или к существенному увеличению аппаратурных затрат, или к уменьшению величины вероятности P обнаружения ошибки. Поэтому для многовыходных цифровых узлов создание высокоэффективных цифровых анализаторов весьма актуально.

2.3. Многоканальные сигнатурные анализаторы.

Проблема анализа многовыходных цифровых схем и процесс их тестирования заключается в определении возникновения неисправности схемы по её выходным реакциям. Отличительной особенностью подобного анализа является необходимость исследования достаточно большого количества выходных реакций схемы (число их может достигать нескольких сотен). Поэтому использование традиционных методов компактного тестирования, применяемых для одновыходных цифровых схем, в данном случае не позволяет получить желаемого эффекта.[5] Действительно, попытка провести анализ n - выходной цифровой схемы одноканальным СА приводит к увеличению в n раз времени, необходимого для анализа схемы, или оборудования, требуемого для реализации n сигнатурных анализаторов. При этом остаётся открытым вопрос о разрядности сигнатуры, которая также может увеличиться в n раз. Поэтому на практике чаще всего используют специальные методы и приёмы. Наиболее часто применяемым из них является метод, основанный на преобразовании n выходных последовательностей длиной в одну последовательность по выражению:

(2.3.1)

Практическая реализация этого метода может быть выполнена как процедура сжатия в пространстве или во времени. В том и другом случае реализуется идея получения компактных оценок, характерная для методов компактного тестирования.

Как показано в [6] эффективность алгоритма сжатия информации, реализующего соотношение (2.3.1) определяется как:

(2.3.2)

где - кратность ошибки, причём для нечётных значений ( - это вероятность необнаружения ошибки кратности ).

Для оценки вида распределения вероятностей рассмотрим конкретный пример n=3 – выходной цифровой схемы, длина выходных реакций которой составляет 21. В результате преобразования трех исходных последовательностей в последовательность , некоторые их ошибки станут необнаруживаемыми и будут оцениваться выражением:

(2.3.3)

которое справедливо для .

Ограничиваясь , определяем согласно (2.3.3) .

Анализ полученных численных значений вероятностей , а также общего выражения (2.3.2) показывает неравномерность закона их распределения, что свидетельствует о достаточно невысокой эффективности рассматриваемого алгоритма сжатия. Кроме того, необходимо отметить большую размерность результата сжатия, которая равна длине выходных реакций схемы. Поэтому на практике чаще всего используется компромиссное решение, заключающееся в двухступенчатом преобразовании выходных реакций n – выходной цифровой схемы. Первоначально n выходных последовательностей длиной преобразуются в последовательность по выражению (2.3.1). Далее сформированная таким образом последовательность снимается в m – разрядную сигнатуру (рис. 2.4)

M2

Y

M2

₁(k) 1 2 3 . . . j . . . m

Y ₂(k)

Y₀(k) S(x)

Y _n(k)

Рис. 2.4. Многоканальный сигнатурный анализатор.

Эффективность данного преобразования согласно [6] при =4 определится как

(2.3.4)

где m – старшая степень порождающего полинома.

Эта формула справедлива, когда .

Наиболее распространенная структура многоканального сигнатурного анализатора для исследования многовыходных цифровых схем, которая построена на базе порождающего полинома , приведена на рис. 2.5.

₁(k) ₂(k) ₃(k) ₄(k)

M2 M2 M2 M2

D TT D TT D TT D TT

C C C C

a₁(k) a₂(k) a₃(k) a₄(k)

ТАКТ

M2

Рис. 2.5. Четырехканальный сигнатурный анализатор.

Она используется для анализа выходных реакций четырехвыходных цифровых схем. При этом конечное значение кода является результирующим значением сигнатуры S(y), представляющей собой компактную оценку сжатия четырех последовательностей

Можно показать, что схема, приведённая на рис.2.5, эквивалентна относительно конечного результата простейшей сигнатуры двухступенчатого сжатия информации (рис. 2.4). А это значит, что в обоих случаях для оценки эффективности можно применять формулу (2.3.3). Оба подхода получения сигнатур отличаются неравномерностью закона распределения вероятностей необнаружения ошибки кратности , а, следовательно, невысокой эффективностью. Кроме того, сигнатура многоканального сигнатурного анализатора (МСА), а также размерность сигнатуры S(y) однозначно определяется количеством выходов n исследуемой схемы. Поэтому с увеличением n сложность устройства сжатия и количество бит, используемых для представления сигнатуры S(y), принимает практически недопустимые размеры. Попытка использовать идею каскадирования многоканальных сигнатурных анализаторов позволяет уменьшить размерность результирующей сигнатуры, однако в этом случае оказывается сложным оценить достоверность такого анализатора [6], которая будет зависеть от организации взаимосвязи МСА и их конкретной реализации.

2.4.Многоканальный сигнатурный анализатор использованный в данной работе.

Характеристики

Список файлов курсовой работы