Тема 9_2010_Векторные процессоры (542585), страница 2
Текст из файла (страница 2)
Большимпреимуществом конвейерных ЭВМ перед параллельными ЭВМ других типов являетсявозможность использования пакетов программ, уже написанных дляпоследовательных ЭВМ.Рассмотрим структуру и функционирование скалярного конвейерного процессора в целом(рис. 1).Рис. 1. Организация скалярного конвейерного процессора:ЦМП - центральная многоблочная память;БАО - буфер адресов операндов;АЛУ - конвейеризованные арифметико-логические устройства для сложения,умножения и деления чисел с плавающей запятой;K', K''- коммутаторы памяти и АЛУ соответственно;БС РОН - блок состояния РОН;УПК - указатель номера пропущенной команды;СчК - счетчик команд;1 - шина адреса команд; 2 - шина управления выполнением команд обращения кпамяти; 3 - шина заполнения БК; 4 - шина смены состояний РОН; 5 - шинауправления выполнением регистровых командПроцессор содержит несколько конвейерных АЛУ.
Это позволяет одновременноисполнять смежные арифметико-логические операции, что соответствует реализации нетолько параллелизма служебных операций, но и локального параллелизма. Для разныхопераций АЛУ имеют различную длину конвейера (на рис. 1 она равна 6, 7 и 14позициям). В процессоре используются команды двух классов: команды обращения впамять и регистровые команды для работы с РОН Буфер команд имеет многостраничнуюструктуру, что позволяет во время работы УУ с одной страницей производить заранеесмену других страниц.Рассмотрим отрезок программы, соответствующий вычислению выраженияZ = A - (B * C + D) - E.В программе: LD - команда загрузки операнда из памяти в регистр; MP, SUB, ADD команды умножения, вычитания и сложения соответственно; ST - команда записиоперанда из регистра в память.Состояние некоторых регистров при выполнении программы показано в табл.
1. Впоследней колонке таблицы приведен порядок запуска команд на исполнение. Вчастности, видно, что некоторые команды могут опережать по запуску команды,находящиеся в программе выше запущенной. Например, команды 4 и 5 выполняютсяранее команды 3. Это возможно благодаря наличию в программе локальногопараллелизма и нескольких АЛУ в структуре процессора.
Однако подобные "обгоны" недолжны нарушать логики исполнения программы, задаваемой ее информационнымграфом (рис. 2.). Любая операция согласно рисунку может быть запущена только послетого, как подготовлены соответствующие операнды. Это достигается путем запретадоступа в определенные РОН до окончания операции, в которой участвуют данные РОН.Состояния РОН отражены в специальном БС РОН.Рис.
2. Информационный граф программы: Ri - регистр общего назначенияВ табл.1 приведено также описание нескольких тактов работы процессора.Принято, что выборка операнда из ЦМП занимает четыре такта. Кроме того, считается,что за один такт процессора устройство управления запускает на исполнение однукоманду или просматривает в программе до четырех команд.Таблица 1.Порядок исполнения программы в скалярном конвейереNN тактаСостояние РОННомер командыR0R1R2R314---1234--23234-44123455x123-67-12376-x1-85-6x694-547103-43-Пояснения к таблице.Такт 1. Анализ БС РОН показывает, что все РОН свободны, поэтому команда 1запускается для исполнения в ЦМП. В столбец R0 записывается 4, что означает: R0 будетзанят четыре такта.
После исполнения каждого такта эта величина уменьшается наединицу. В структуре процессора занятость R0 описывается установкой разряда R0 БСРОН в 1, а затем сброс R0 в 0 по сигналу с шины 4, который появляется в такте 4 послеполучения операнда из памяти.Такт 2. Запускается команда 2 и блокируется регистр R1.Такт 3. Просматривается команда 3, она не может быть выполнена, так как после анализаБС РОН нужные для ее исполнения регистры R0 и R1 заблокированы.
Команда 3пропускается, а ее номер записывается в УПК. Производится анализ условий запускаследующей (по состоянию СчК) команды. Команда 4 может быть запущена и запускается.Такт 4. Просмотр БК начинается с номера команды, записанной в УПК. Команда 3 неможет быть запущена, поэтому запускается команда 5.Такт 5. Команда 3 не может быть запущена, так как занят регистр R1, однако регистр R0освободился и будет использоваться командой 3, он снова блокируется (символ x).Просмотр четырех следующих команд показывает, что они не могут быть запущены,поэтому в такте 5 для исполнения выбирается новая команда.Такт 6.
Запускается команда 3.В дальнейшем процесс происходит аналогично. Можно заметить, что за 10 тактов,описанных в табл. 1, в процессоре запущено семь команд, что соответствует 10/7 = 1,5такта на команду. Предположим, что такт процессора равен 10 нс. Тогда на выполнениеодной команды тратится 15 нс, что соответствует быстродействию V = 70 млн оп/с.4.Принципы векторной обработкиБудем считать, что вектор - это одномерный массив, которыймногомерного массива, если один из индексов не фиксирован и пробегаетдиапазоне его изменения.
В некоторых задачах векторная формапредставлена естественным образом. В частности, рассмотрим задачуматриц.образуется извсе значения впараллелизмаперемноженияДля перемножения матриц на последовательных ЭВМ неизменно применяется гнездо изтрех циклов:DО 1 I = 1, LDО 1 J = 1, LDО 1 K = 1, L1 С(I, J) = С(I, J) + А(I, K) * В(K, J)Внутренний цикл может быть записан в виде отрезка программы на фортраноподобномпараллельном языке:R (*) = A (I, *) * В (*, J)С (I, J) = SUM R (*)(*)Здесь R(*), A(I, *), B(*, J)- векторы размерности L;первый оператор представляет бинарную операцию над векторами,а второй - унарную операцию SUM суммирования элементов вектора.Для выполнения операций над векторами также используются арифметическиеконвейеры. Структура конвейерного процессора для обработки векторов показана нарис.3.Рис.
3.Структура векторного конвейерного процессораСтруктура устройства управления этого процессора не рассматривается, так какона аналогична структуре управления скалярного конвейерного процессора (отличие втом, что при выполнении векторной команды код операции команды не меняется).Главная особенность векторного процессора - наличие ряда векторных регистровV (обычно до 8), каждый из которых позволяет хранить вектор длиною до 64 слов.
Этосвоего рода РОН, значительно ускоряющие работу векторного процессора. Назначениеостальных узлов такое же, как и узлов, изображенных на рис. 2.Рассмотрим, как будет выполняться программа (*) в векторном процессоре. Наусловном языке ассемблерного уровня программа может быть представлена следующимобразом:1 LD L, Vi, A2 LD L, Vj, B3 MP Vk, Vi, Vj(**)4 SUM Sn, VkОператоры 1 и 2 соответствуют загрузке слов из памяти с начальными адресами Aи B в регистры Vi, Vj; оператор 3 означает поэлементное умножение векторов сразмещением результата в регистре Vk; оператор 4 - суммирование вектора из Vk сразмещением результата в Sn.Соответственно этой программе векторные регистры сначала потактнозаполняются из ЦМП, а затем слова из векторных регистров потактно (одна пара слов затакт) передаются в конвейерные АЛУ, где за каждый такт получается один результат.Рассмотрим характеристики быстродействия векторного процессора на примеревыполнения команды MP Vi, Vj, Vk.
Число тактов, необходимое для выполнениякоманды, равно: r = m* + L, где m* - длина конвейера умножения. Поскольку наумножение пары операндов затрачивается k = (m* + L)/L тактов, то быстродействие такогопроцессорагде Δt - время одного такта работы конвейера.Быстродействие конвейера зависит от величины L (рис.
4, кривая 1).При L>m* величина K ~ 1 и V ~ 1/Δt. Обычно для векторных процессоров стараютсясделать Δt малым, в пределах 10...20 нс, поэтому быстродействие при выполнениивекторных операций может достигать 50...10 млн оп/с.Рис.4. Зависимость быстродействия векторного процессора от длины вектора: mЦМП= 4; m* = 7; m+ = 6Важной особенностью векторных конвейерных процессоров, используемой дляускорения вычислений, является механизм зацепления. Зацепление - такой способвычислений, когда одновременно над векторами выполняется несколько операций. Вчастности, в программе можно одновременно производить выборку вектора из ЦМП,умножение векторов, суммирование элементов вектора.
Поэтому программу можнопереписать следующим образом:LD L, Vi, АЗЦ Sn, Vi, ВЗдесь команда зацепления (ЗЦ) задает одновременное выполнение операций всоответствии со схемой соединений (рис.5).Рис. 5. Выполнение операции зацепления в векторном конвейерном процессореДля команды ЗЦ получаем:где n - число одновременно выполняемых операций. В случае команды ЗЦ для n = 3быстродействие процессора возрастает (рис. 4, кривая 2).При L>>mi и Δt = 10...20 нс в зацеплении быстродействие равно 150...300 млн оп/с.Такое быстродействие достигается не на всех векторных операциях.
Для векторных ЭВМсуществуют "неудобные" операции, в которых ход дальнейших вычислений определяетсяв зависимости от результата каждой очередной элементарной операции над одним илипарой операндов. В подобных случаях L приближается к единице. К таким операциямотносятся операции рассылки и сбора, которые можно определить следующимиотрезками фортран-программ:1) рассылкаDO 1 I = 1, L1 X(INDEX (I)) = Y (I)2) сборDO 1 I = 1, L1 Y (I) = X (INDEX (I))Целочисленный массив INDEX содержит адреса операндов, разбросанныхпроизвольным образом в памяти процессоров.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
