Изъюров Г.И. - Расчет электронных схем (1266568), страница 36
Текст из файла (страница 36)
9.3 (131. Величины т„и т„входящие в выражения (9.30)-(9.31), находят по формулам Индексы п н р в табл. 9.3 относятся соответственно к л-каналь- ному и р-канальному транзисторам. 9.1. Опрелелнть мощность, потребляемую базовой ДТЛ- схемой (см. рис. 9.2): а) в режиме логического нуля, б] в режиме логической единицы на выходе схемы.
Сравнить полученные результаты. Параметры схемы: Е, =Е„= 5 В, Ех = -0,5 В. Па- пения напряжения на диодах смещения Е о „, = 0,9 В, иа входных диодах (/» = 0,8 В, на базе и коллекторе открытого транзистора относительно эмиттера (1м = 0,6 В, (1, = 0,1 В соответственно. Сопротивления резисторов К„= 1 кОм, К, = =10 кОм, К» — — 5 кОм. Решение В режиме логического нуля на выходе схемы управляющий транзистор открыт и насыщен„а лиоды Д„Д„..., Д закрыты.
Мощность, потребляемая схемой. Е, — ги.,ы — и,. Е, + им Роо»р=Е! +Ез К + К, 2 ń— (1 + Е„" — ро 26,9 мВт. К„ В режиме логической елиницы на выходе схемы транзистор закрыт, один или несколько входных диодов открыты. Мощность, потребляемая схемой, Е» ('» ('о»» К, 9.2.
Определить максимальный сигнал помехи на входе схемы ДТЛ-логики (см. рис. 9.2), при котором це произойдет ложного срабатывания схемы. Исходное состояние — логическая единица на выхоле. Пороговые напряжения оышрания диодов смешения 11„,р,=0,5 В и транзистора 11„»„=0,6 В. Падение напряжения на открытых входных диодах Е'»= 0,3 В. Оивелц (1», „=1,9 В. 9.3. Доказать, что транзистор Т, в интегральной схеме ТТЛ-тнпа со сложным инвертором (см. рис. 9.6) запирается при подаче на все входы многоэмиттерного транзистора Т, высокого уровня напрюкения.
Принять Пг =0,7 В. Пороговые напряжения отпирания транзистора и днола одинаковы: (1„,р, = = 0'оор» = Поор = 0 4 В. Решение При подаче на все входы транзистора Т, высоко~о уровня напряжения закрываются все переходы эмнттер — база транзи- егора Т,. Через открытый переход коллектор — база Т, и резистор К база транзистора Т, подключается к источнику питания, транзистор Т, открывается и входит в режим насыщения. При этом отпирается также и транзистор Т„а транзистор Тэ запирается, так как сумма напряжений на эмиттерном переходе транзистора Т, и диоде (1 о + ()» = (1„п + Го, — (1„»»о (1„, + + йо,— 11.
= (1о„всегда меньше, чем сумма нх пороговых напряжений ()оор»+ 1' оор» 2()оор 9.4. На олпом из входов ТТЛ-схемы (см. рис. 9.6) действует сигнал логического нуля. При этом транзисторы Т, и То закрыты, а Т, находится в активном режиме Определить параметры схемы и транзистора Т„при которых данный транзистор работает в активном режиме. Решение условие работы Т, в активном режиме 1»з=(3, „1гь тле (3,, — максимальное значение коэффициента (3„при котором транзистор Тэ находится в активном режиме. Учитывая, что Е» 1' »эз 1' » ()»ы» Кд ()а з — (1~ — (1' бЗ = К и полагая (/ з — ()гоь условие насыщения Тз можно записать так: ()о,„= Кз/Ко. Так как ток нагрузки транзистора Т„определяемый входным током последующих элементов, многоэмиттерные транзисторы которых работают в инверсном режиме, мал, то значение (3з,„не превышает 10 — 15.
9.5. Определить высокий уровень выходного напряжения в ТТЛ-схеме со сзюжным инвертором (см. рис. 9.6), если напряжения на прямосмещенных переходах открытых транзисторов и диода равны. Параметры схемы: (1,= ()а = Е»„во =0,7 В, Е„=4,8 В, (3, =10, (3р=0,025, К, =4 кОм, Ко =1,6 кОм. Нагрузкой схемы является л аналогичных ей ТТЛ-схем со сложным инвертором.
Принять, что л = 10. Решение В рассматриваемом режиме схемы, когда Е»,„-0, транзистор Т, находится в режиме насыщения, транзисторы Т, и То закрыты, а транзистор Т, находится в активном режиме. то Следовательно, (2,1„„=Е, — и — иа, — ин, (9.34) гле ~'а2 = 142Е2 = 141й2/(1 + ()з) (9.35) — падение напряжения на резисторе Яэ от протекания базового тока транзистора Т,.
Так как нагрузкой данной схемы является аналогичная ей ТТЛ-схема, у которой транзистор Т, находится в активном инверсном режиме, а Т„Т вЂ” в режиме насыщения, то можно записать (9,36) 1ы = 1 = н)к1()ц. Ен 12~4«нэ ('аэ«2 ('бэа4 К 1 (9.3Л На основании (9.37) 1, = 0,675 мА. Подставляя значение 1«, в уравнение (9.36), вайлем бн«1 бэн2 бэн4 0 17 йэ Из (9.35) находим Ук2 — — 27,2 мВ.
Из (9.34) следует, что (71, 337 В 9.6. Определить максимальную амплитуду импульса токовой помехи по цепи питания, возникающей при переключении ТТЛ-схемы (см. рис. 9.6) из состояния 0 в состояние 1. Параметры схемы: )(2=3,3 кОм, Е„=5 В (74 0,8 В Уд 07 В, (3=30, 12 =0,2 В. Решение Так как базовый ток транзистора Т, ń— и — и — и 141 Ен При переключении ТТЛ-схемы после запирания транзистора Т2 транзистор Т, откроется раньше, чем закроется насыщенный транзистор Т„так как для выхода Т4 нз режима насыщения потребуется некоторое время для рассасывания неосновных носителей в базе. В результате в течение некоторого промежутка времени оба транзистора Т, и Т4 открыты и по цепи, состоящей иэ элементов Е„, Т„Д и Т, протекает ток, значение которого определяется коллекторным током транзистора Т„находящегося в активном режиме: 1»ннт = 141 = 742() + 141 = 141(() + ). () — 31 мА Вз 9.7.
Определить помехоустойчивость ТТЛ-схемы (см. рлс. 9.5) при действии на ее входе: а) напряжения логической единицы (11„=-2,4 В, б) напряжения логического нуля У' = = 0,4 В. Считать, что напряжения на прямосме1ценных переходах открытых транзисторов равны 0,7 В, пороговое напряжение отпирания транзистора равно 0,7 В, напряжение коллектор — эмиттер насыщенного транзистора У„„равно 0,2 В. Решение В режиме логической единицы на входе транзистор Тз в схеме (см.
рнс. 9.5) открыт и насы1цен, а транзистор Т, находится в активном инверсном режиме. Для определения помехоустойчивости следует найти минимальное напряжение помехи на входе, при котором напряжение база — эмиттер У«и транзистора Т, станет равным пороговому напряжению (У„, =0,7 В. Потенциал базы транзистора Т, относительно «земли» равен сумме напряжений на открытых переходах база — коллектор транзистора Т, и база-эмиттер транзистора Т„т.е.
041 — — Уы1 + 12ы2 = 1,4 В. Тогда напряжение на закрытом переходе база — эмнттер транзистора Т, 124„= — [2,4 — 1,4) = = -1,0 В. Транзистор Т, можно считать открьпым, если на входе действует помеха с напряжением 17„1 = — (1,0 + 0,7) = = — 1,7 В. В режиме логического нуля на входе транзистор Т, закрыт, а транзистор Т, находится в режиме насьпцения. При этом напряжение на базе транзистора Т, равно сумме входного напряжения и напряжения коллектор-эмиттер транзистора Т„т, е.
(7442=(7 1+ У~ =02+0,4=0,6 В, Для отпирания транзистора Т, требуется напряжение 12 =0,7 В. Следовательно, транзистор Т, откроется при действии на входе помехи с/„е — — 0,7 — 0,6= 0,1 В. 9.8. Определить помехоустойчивость ТТЛ-схемы со сложным инвертором (см. рис. 9.6). Сравнить полученные результаты с результатами предыдущей задачи. Исходные данные обеих задач одинаковы. Решение В режиме логической единицы на входе потенциал базы транзистора Т, относительно «земли» равен сумме напряжений 235 на открытых перехолах база — коллектор транзистора Т, и база — эмиттер транзисторов Т, и Т4, т.
е. 1'бз (~бкз + Пбэг+ 1'бзэ Напряжение на закрытом переходе база — эмиттер транзистора Т, 11бн — — — (2,4 — 2,1) = — 0,3 В. Напряжение помехи, при котором транзистор Т, можно считать открытым, (7„= -(0,3+ 0,7) = — 1,0 В. В режиме логического нуля на входе напряжение на базе транзистора Т, равно сумме входного напряжения и напряжения коллектор †эмитт насыщенного транзистора Т,: Пб„ = (У +(Уо 06 В Лля отпирания транзисторов Т, и Т требуется двойное пороговое напряжение 2(1„, = 1,4 В. Тогда напряжение помехи, »ор вызывающее отпирание транзисторов Т, и Тк, (7,е — — 2(У„ — (1б,г = 1,4 — 0 6 = 0 8 В.
Таким образом, помехоустойчивость ТТЛ-схемы со сложным инвертором (см. рис. 9.6) по логическому нулю выше, а по логической единице ниже, чем ТТЛ-схемы без сложного инвертора (см. рис. 9.5). 9.9. На каждом из входов двухэмиттерного транзистора ТГЛ-схемы со сложным инвертором (см. рис. 9.11) действует высокий уровень напряжения. Определить входной ток схемы, если падения напряжения (1б„(7б„на открытых переходах транзисторов равны 0,7 В. Инверсный коэффициент усиления многоэмиттерного транзистора ))г = 0,01, напряжение питания Е»=5 В, сопротивление Ек =4 кОм.
Решение Имеем 1! )эг 1б 2 Е» (' кб! 1 бэг 1. бээ уб Яг Учитывая, что, по условию, Пккб = (7б, — — 0,7 В, получим 0,01 0,725 1б 0,725 мА. Следовательно, 1' = — ' — ' =3,6 мкА. 9.10. Как изменится входной ток 1' схемы (см. предыдущую залачу), если на один из входов подается низкий уровень напряжения Пб„= 0,2 В? Решение В рассматриваемом случае 1»» = В»1б. 1 =(Ек — (1ы — (1~„)/Рк, =0,975 мА, 1' =0,01 0,975 =9,75 мкА. Таким образом, при подаче низкого уровня напряжения входной ток 1,'к увеличивается в 2,7 раза. 9.11. Определить мощность, потребляемую и рассеиваемую ненагруженной ТТЛ-схемой (см.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
