Пояснительная записка (1231534), страница 4
Текст из файла (страница 4)
DD2 – Master, интерфейс верхнего уровня устройства,управляет интерфейсами нижнего уровня, Slave, то есть микросхемамиDD5..DD12, которые так же являются параллельными программируемыми интерфейсами, но играют роль выходных регистров устройства впортах, настроенных на вывод дискретной информации, и входнымипортами ввода дискретной информации.22Управляющие входы DD2 подключены к порту PB DD1.
Chip Select(CS – выбор чипа) в данной схеме заземлён, Set Reset (SR – сигнал перезагрузки) – подключён к линии PB4 DD1. Входы A0, A1 DD2 параллельно подключены к регистрам PB0, PB1 DD1 соответственно.Контакты WR и RD DD2 подключены к сигналам портов PB2, PB3DD1.Порт данных D0..D7 DD2 подключен к порту PA0..PA7 DD1. Необходимо отметить, что на ввод и на вывод информации эти порты необходимо переводить перед самой операцией ввода или вывода параллельной информации.Порт PA DD2 на этой схеме имеет такую же функцию как и портPA DD1, но уже не по отношению к ЭВМ, а по отношению к остальныммикросхемам DD5...DD12.
Порт PA DD2 параллельно соединён с портом данных D0..D7 всех DD5...DD12.Порт PB, PC2 DD2 выполняет функции PB DD1 и участвует в схеме выбора активной микросхемы DD5...DD12, которая состоит из двухчетырёхразрядных дешифратора. PB0..PB3 параллельно соединены синформационными входами дешифраторов DD3, DD4, на выходе которых в любой момент времени при низком логическом уровне на входе V1может быть только один сигнал логического нуля, чем и производитсяселекция нужного чипа в каждый момент времени, следовательно информация с DD2 попадает на все микросхемы DD5...DD12 одновременно, но может быть воспринята только одной или двумя смежными чипами, в зависимости от кода на информационных входах дешифратора.При присутствии высокого логического уровня на входе V1 дешифратора, которым управляет восьмой бит регистра PB7 и PC2 DD2, на всехвыходах дешифратора присутствует уровень логической «1», что запрещает всем DD5...DD12 восприятие любой внешней информации.Каждый вывод дешифратора соединён со входами CS DD5...DD12.
На23входе CS активным является низкий логический уровень, следовательноникаких преобразований сигналов, поступающих на эти входы, выполнять не приходится. Сигналы WR, RD, SR DD5...DD12 поступают параллельно на все микросхемы с PB4, PB5, PB6 DD2 соответственно. Адресные сигналы A0, A1 DD5...DD12 поступают параллельно на все микросхемы с PC0, PC1 DD2 соответственно, сделано это для того, чтобыкомпенсировать временную задержку между потеплением кодовой комбинации на вход дешифраторов DD3 и DD4 и саму дешифрацию этогокода. Достигается это тем, что адрес порта выставляется раньше, чемдешифрация кода выбора микросхемы, реализовано программным путём.2.1.2 Описание принципиальной электрической схемы платыввода/выводаПлата вводы/вывода предназначена, как это ясно из названия,для ввода/вывода информации.
Она состоит из восьми КР580ВВ55А,являющихся Slave по отношению к DD2, семь из которых DD6..DD19 являются выходными регистрами или входными портами, а DD5 участвуетв настройке портов на ввод или вывод DD6..DD19. Кросс плата и платаввода\вывода соединяются между собой посредствам 24-контактныхштыревых разъёмов XP1..XP4, расположенных на кросс плате. Распиновку разъёмов можно увидеть на принципиальной схеме. На разъёмвыведены шина Data S, шина Control S, сигналы выбора кристалла и питание.
Шина Data S и Control S с DD2 параллельно подключена ко всемканалам PD DD5..DD12 и каждой микросхеме подключён свой сигналвыбора кристалла.Порты ввода/вывода с внешними устройствами управления и контроля соединены через оптронно-транзисторные ключи DA1..DA4.
Каж24дый порт DD6..DD12 имеет свою схему A1 настроенную на вывод или A2– на ввод с резисторной обвязкой R10..R24, R25..R40. РезисторыR14..R21, R29..R36, номиналом 470 Ом – ограничивают выходной ток насветодиоде оптрона при включении его на вывод, а резисторы R14..R21,номиналом 4,7 кОм, R29..R36 – обеспечивают надёжную подачу на входпорта логического нуля при запертом транзисторе оптрона, при включении его на вход. Использование оптронных ключей обеспечивает гальваническую развязку в 5000 В от внешних цепей и возможность ручнойнастройки портов на ввод или вывод.
Эта настройка осуществляетсяустановкой их в необходимое положение.2.2 Структура устройстваНа листе 1 графического материала изображена структурная схема устройства ввода/вывода. Оно включает программную и аппаратнуючасть.Программная часть включает ПО хоста, установленного на компьютере хоста, обеспечивающем возможность общения с аппаратнойчастью по USB протоколу через downstream USB драйвер.Аппаратная часть включает USB контроллер, обеспечивающийсопряжение последовательного интерфейса с программируемым параллельным; источник питания, который обеспечивает устройство ввода\вывода питанием постоянным напряжением +5 В; Master интерфейс,управляющий Slave интерфейсами; схему выбора кристалла; опроннуюгальваническую развязку.Устройство ввода/вывода позволяет управлять дискретными объектами посредствам оптронных диодно-транзисторных выходных ключей и вводить дискретную информацию переменного или постоянногонапряженияпосредствомустановки25оптроновсоппозитно-подлеченными диодами.
Важно отметить, что при настройке устройствана ввод необходимо внешне ограничить ток, протекающий через светодиоды оптрона до допустимых значений.2.3 Описание работы устройстваОсновные алгоритмы работы устройства представлены на листе 1графического материала.Первым шагом является физическое подключение устройства кхосту, с установленным ПО. После физического подключения, согласноUSB протоколу, устройство должно быть инициализировано системойдля возможности проведения дальнейших операций.После инициализации необходимо настроить устройство, согласно требуемой конфигурации портов ввода/вывода (предполагается, чтофизическое конфигурирование портов уже было произведено).Настройка устройства начинается с программирования Master врежим 2.
Осуществляется это согласно протокола программированияКР580ВВ55А. Использование режима 2 позволяет не перепрограммировать Master перед каждой операцией ввода, так как канал PA становитсядвунаправленным. Канал PB и свободные линии канала PC настраиваются в режим 0 на вывод, так как они используются только для передачиуправляющих комбинаций на Slave микросхемы.Следующим шагом настройки устройства является программированиеSlaveмикросхем,согласнопротоколапрограммированияКР580ВВ55А, реализованном на выходах Master микросхемы. На этомэтапе настройка устройства завершается и начинается выполнение основной программы управления и контроля дискретных объектов.
Рекомендуется проводить опрос объектов контроля циклически, а объектовуправления – спорадически.262.4 Параллельный программируемый периферийный адаптерввода/вывода КР580ВВ55АКР580ВВ55А предназначен для параллельной передачи информации между периферийными устройствами. Он состоит из четырёхвосьмибитных шин: шины данных, с которой информация распределяется на другие шины, и трёх, так называемых, портов: порт А, порт B ипорт С, причём порт С состоит из двух каналов по четыре бита – C0-C3 иС4-С7, доступ к которым организуется как по отдельным независимымканалам.Шина данных является двунаправленной трёхстабильной, то естьможет находиться в одном из трёх состояний: ввод информации, выводинформации и высокоимпедансном состоянии.
Порты A, B и C тоже двунаправленные трёхстабильные, но режим их работы зависит от специального управляющего слова, записанного в регистр управляющего слова (РУС), в чём и заключается программирование данного адаптера.Сигналами управления микросхемой являются: A0, A1- адресныесигналы, их адресации достаточно для организации обмена с тремя портами и управляющим регистром; WR- сигнал записи информации по заданному адресу, стоит отметь, что вход этого сигнала инверсный, активным является логический «0», а точнее переход с логического «0» к логической «1»; RD- сигнал чтения информации с заданного адреса, входэтого сигнала также является инверсным, но на шину данных информация с порта попадает по переднему фронту логического «0», причём вовремя присутствия логического «0» на входе RD формируется сквознойтранзит, т.е изменение информации на входе порта после переднегофронта логического «0», ведёт к мгновенному изменению информациина шине данных; CS- сигнал выбора микросхемы, является инверсным,присутствие логической «1» на его входе приводит микросхему в высо27коимпедансное состояние; SR- сигнал сброса микросхемы в исходноесостояние, при подаче логической «1» все каналы настраиваются наввод в режиме 0.У данного адаптера реализована возможность его работы в одномиз трёх режимов: режим 0, режим 1 и режим 2.
В режиме 0 обеспечивается возможность синхронной программно-управляемой передачи данных через два независимых восьмиразрядных канала PA и PB и два четырёхразрядных канала PC.В режиме 1 обеспечиваются возможность ввода или вывода информации в или из периферийного устройства через два независимыхвосьмиразрядных канала PA и PB по сигналам квитирования. При этомлинии канала PC используются для приёма и выдачи сигналов управления обменом.В режиме 2 обеспечивается возможность обмена информацией спериферийными устройствами через двунаправленный восьмиразрядный канал PA по сигналам квитирования.
Для передачи и приёма сигналов управления обменом используются пять линий канала PC. Выборсоответствующего канала и направления передачи информации черезканал определяются сигналами A0, A1 и сигналами RD, WR, CS в соответствии с таблицей 2.1.Таблица 2.1 – Управление микросхемой КР580ВВ55АА1Сигналы на выходахАОRDWR0010100001110011010111110000Направление передачи информацииCSОперации ввода (чтение)0ВА -> канал данных0ВВ -> канал данных0ВС -> канал данныхОперации вывода (запись)0Канал данных ->ВА0Канал данных-> ВВ0Канал данных->ВС0Канал данных-> РУС28Продолжение таблицы 2.1А1X1Сигналы на выходахАОRDWRX1Х0X1Направление передачи информацииCSОперации блокировки1Канал данных -> третье состояние0Запрещенная комбинацияРежим работы каждого из каналов PA, PB, PC определяется содержимым РУС.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
