Изъюрова Г.И. Расчёт электронных схем. Примеры и задачи (1987) (1142057), страница 35
Текст из файла (страница 35)
9.15,б): уе «=Етого жО. В обоих состояниях ключа, представленных на рис. 9.15, мощность в статическом режиме практически не потребляется, гак как один из транзисторов всегда закрыт и ток, потребляемый от источника питания, определяется током утечки закрытого ключа Малая потребляемая мощность — главное достоинство схем на КМДП-транзисторах. Это справедливо, однако, лишь лля рассмотренного здесь статического режима при низких частотах переключения. В общем случае (включающем и статику, и динамику) мощность Р, потребляемая ключом от источника питания Е, состоит из трех слагаемых: Р„=Р, +Р, +Р „ где Р, = С, Е~Х„.
— мощность, расходуемая на перезаряд выходной емкости схемы С,, определяемой выражением (923); 1"„— частота переключений схемы; Р„= 1,Е~ЕК, — мощность, определяемая сквозным током 1,, который протекает в те моменты времени, когда при переходе схемы из одного состояния в другое открыты оба транзистора (олин уже открылся, а второй еще не закрылся); ~Š— длительность фронта переключаю- Рас Р„т~ Рис й15 щего импульса; Е =1„,Š— мощность, потребляемая в статическом режиме. При малых частотах переключения схемы на КМДП-транзисторах потребляют очень малую мощность. Однако при больших частотах переключения (1",>1 МГп) эти схемы не имеют преимуществ по сравнению с ТТЛ-схемамн.
Двухвходовые логические элементы ИЛИ вЂ” НЕ и И вЂ” НЕ представлены на рис. 9.16,а, б. Общие правнла построения логических элементов на КМДП-транзисторах таковы: 1) параллельному соединению одного типа транзисторов соответствует послеловательное соединение транзисторов другого типа; 2) выполняемая логическая функщюя определяется включением транзисторов нижнего этажа; 3) полярность источника питания Е зависит от типа канала транзисторов нижнего этажа 7 Я у-л;х, Рис. И 16 2С Ь„(Š— Ум) (9.32) 2С„„ ь (Е Но) (9.33) Напряжение питания выбирают из условия Е) Уе„+ Ц>р, где Не„— пороговое напряжение л-канального транзистора; Ц,р — пороговое напряжение р-канального транзнстора. Время переключения логических элементов на КМДП-транзисторах определяется временем перезаряда выходной емкости С, .
Приближенные аналитические выражения лля расчета основных параметров схем на КМДП-транзисторах приведены в табл. 9.3 (131. Величины т„и т,„входящие в выражения (9.30)-(9.31), находяз. по формулам Таблица 93 ит =,Е, Пе О. бй24) Логические уровни (9.25) Порог переключении (9.22) Помехоус- тойчивость и'„~ = Š— (1„ (9.28) Рпот — — Сопадауо + РогпЕГФХп + 1 Е. (9.29) Потребляе- мая мощность г 5(Е П ) М(Е 1'о ) Задержки переключения (9.30) М(Š— (Гор) (9.31) Индексы л и р в табл. 9З относятся соответственно к л-каналь- ному и р-канальному транзисторам. ПРИМЕРЫ И ЗАДАЧИ 9Д.
Опрелелить магцность, потребляемую базовой ДТЛ- схемой (см. рис. 9.2): а) в режиме логического нуля, б) в режиме логической единицы на выходе схемы. Сравнить полученгпяе результатьь Параметры схемы: Ег = Е„= 5 В, Ея = — 0,5 В. Па- пения напряжения на диодах смещения Он = 0,9 В, на входных диодах ~/ам = 0,8 В, на базе и коллекторе открытого транзистора относительно эмиттера 1/б = 0,6 В, 11„„= 0,1 В соответственно. Сопротивления резисторов Е„= 1 кОм, К, = =10 кОм, К2= 5 кОм, Решение В режиме логического нуля на выходе схемы управлябоший транзистор открыл и насыщен, а диоды Д„Д„..., Д„закрыты. Мощность, потребляемая схемой, Е1 2н'с',см ~'бн, Е2 + бн ~~(р = Ег +Е2 + Е Ег Е,— У + ń— '- 26,9 мВт.
Ен В режиме логической единицы на выходе схемы транзистор закрыт, один или несколько входных диодов открыты. Мощность, потребляемая схемой, Я2 9.2. Огп2еделнть максимальный сигнал помехи на входе схемы ДТЛ-логики (см. рис. 9.2), при ко~ором не произойдет ложного срабатывания схемы. Исходное состояние — логическая единица на выходе. Пороговые напряжения отпирания диодов смещения 0 „„=0,5 В и транзистора 11„,рн=0,6 В. Падение напряжения на открьпых входных диодах 11„0,3 В.
Олнбенл: Унн„= 1,9 В. 9.3. Доказать, что транзистор Тз в интегральной схеме ТТЛ-тнпа со сложным инверт.ором (см. рис. 9.6) запирается при подаче на все входы многозмнтгерного транзистора Т, высокого уровня напряжения. Принять 11б„= 0,7 В. Пороговые напряжения отпирания транзистора и диода одинаковы: 11 = 11щ,рн — — 1„,р —— 0,4 В. Решение При подаче на все входы транзистора Т, высокого уровня напряжения закрываются все переходы эмиггер — база транзи- егора Т,.
Через открытый переход коллектор — база Т, и резистор К база транзис»ора Тг подключается к источнику питания, транзистор Т, открывается и входит в режим насыщения. ПРи этом отпиРаетсЯ также и тРанзистоР Тл. а тРанзистоР Т» запирается, так как сумма напряжений на эмиттериом переходе транзистора Т» и Диоде Уб»+ У У 2+ Уб о У 4 У + + У „— У„„= Уб„всегда меньше, чем сумма их пороговых напряжений Упор ~ + Упор.л 2Упор.
9А. На одном из входов ТТЛ-схемы (см. рис. 9.6) действует сигнал логического нУлк. ПРи этом ~РанзистоРы Тг и Т закрыты, а Т, находится в активном режиме. Определить параметры схемы и транзистора Т„при которых данный транзистор работает в активном режиме. Решение Условие работы Т, в активном режиме 1„= ~3»,1б», где (3,,„— максимальное значение коэффициента 3, при котором транзистор Т» находится в активном режиме. Учитывая, что Уло» Ул Улпх 1,э— Во Е, — У вЂ” У вЂ” У,' б» г и полагая У„„— Уб,», условие насыщения Т» можно записать так: р» „=Кг/Ко. Так как ток нагрузки транзистора Т„определяемый входным током последующих элементов, многозмиттерные транзисторы которых работают в инверсном'режиме, мал, то значение (3»„не превышает 10 — 15. 9.5.
Определить высокий уровень выходного напряжения в ТТЛ-схеме со сложным инвертором (см. рис. 9.6), если напряжения на прямосмещенных переходах открытых транзисторов и диода равны. Параметры схемы: Ух= Уб,=У„б„=0,7 В, Е,=4,8 В, Р» = 10, (3»=0,025, К» =4 кОм, Иг = 1,6 кОм. Нагрузкой схемы является я аналогичных ей ТТЛ-схем со сложным инвертором. Принять, что и = 10.
Решение В рассматриваемом режиме схемы, когда У ж0, транзистор Т, находится в режиме насыщенна, транзисторы Тг и То закрыты, а транзистор Т, находится в активном режиме. Следовательно, Узнн = Ек — бзяз — бзэьз — (зн (9.34) где (~яз 163Е2 1эЗЕЗ/(1 + РЗ) (9.35) — падение напряжения на резисторе ЯЗ от протекания базового тока транзистора Т,. Так как нагрузкой данной схемы является аналогичная ей ТТЛ-схема, у которой транзистор Т, находится в активном инверсном режиме, а Т„ Тб — в режиме насьпцения, то можно записать (9.36) 1,з = 1н = л1ю Рз о Ек ( бинз к'бз 2 (~бннб к ин Я (9.37) На основании (9.37) 1к, = 0,675 мА.
Подставляя значение 1а, в уравнение (9.36), найдем Ек — сан, — и „вЂ” и 1„= пРц ж0,17 мА. Е, Из (9.35) находим (7яз = 27,2 мВ. Из (9З4) следует, что йй ='3,37 В. 9.6. Определить максимальную амплитуду импульса токо- вой помехи по цепи питания, возникаюШей при переюпоченни ТТЛ-схемы (см. рис. 9.6) из состояния 0 в состояние 1. Пара- метры схемы: НЗ = 3,3 кОм, Е„= 5 В, (й36 — — 0,8 В, й1 =0,7 В, Р = 30, (Уиэ,=0,2 В. Решение 1нэмнни 1кз 163Р+ 163 163(Р + 1) Так как базовый ток транзистора Тз Ек — и — и„— и 163 261 мА, Ез При переключении ТТЛ-схемы после запирания транзистора Т, транзистор Т, откроется раньше, чем закроется насыщенный транзистор Т, так как для выхода Т из режима насыщения потребуется некоторое время для рассасывания неосновных носителей в базе.
В результате в течение некоторого промежутка времени оба транзистора Т, и Т открыты и по цепи, состоящей из элементов Е„Т„Д и Ти, протекает ток, значение которого определяется коллекторным током транзистора Т„находящегося в активном режиме: то ń— Пбы — 1!д — оися — — (3=3! А. 2 9.7. Определить помехоустойчивость ТТЛ-схемы (см. рис. 9.5) при действии на ее входе.
"а) напряжения логической единицы 6" =2,4 В, б) напряжения логического нуля Р,',= = 0,4 В. Считать, что напряжения на прямосмещенных перекадах открытых транзисторов равны 0,7 В, пороговое напрюкение отпирания транзистора равно 0,7 В, напрюкение коллектор — эмнттер насыщенного транзистора У„„равно 0,2 В. Решение В режиме логической единицы на входе транзистор Тз в схеме (см. рнс. 9.5) открыт и насыщен, а транзистор Т, находится в активном инверсном режиме. Для определения помехоустойчивости следует найти минимальное напряжение помехи на входе, при котором напряжение база-эмиттер Уен транзистора Т, станет равным пороговому напряжению Г„~р — — 0,7 В.
Потенциал базы транзистора Т, относительно «земли» равен сумме напряжений на открьпых переходах база — коллектор транзистора Т, и база-эмиттер транзистора Т„т.е. Уы = (Гам+ (7г г = 1,4 В. Тогда напРЯжение на закРытом пеРеходе база — эмнттер транзистора Т, У,, = — (2,4 — 1,4) = = — 1,0 В.
Транзистор Т, можно считать открытым, если на входе действует помеха с напряжением Ум = — (1,0+ 0,7) = = — 1,7 В. В режиме логического нуля на входе транзистор Т, закрыт, а транзистор Т, находится в режиме насьпцения. Прн этом напряжение на базе транзистора Т, равно сумме входного напряжения и напряжения коллектор — эмиттер транзистора Т„т. е, У , = У „ + Еlе« 0,2 + 0,4 = 0,6 В. Для отпирания транзистора Т требуется напряжение (7 р — — 0,7 В.
Следовательно,транзистор Тз откроется при лействии на входе помехи У„~=0,7 — 0„6=0,1 В. 9.8. Определить помехоустойчивость ТТЛ-схемы со сложным инвертором (см. рис. 9.6). Сравнить полученные результаты с результатами предыдущей задачи. Исходные данные обеих задач одинаковы. Решение В режиме логической единицы на входе потенциал базы тРанзистора Т, относительно «земли» равен сумме напряжений на открытых переходах база — коллектор транзистора Т, и база — эмиттер транзисторов Тз и Ти т.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
