Задача синтеза интегральных схем и основные сведения о КМОП технологии (1132262)

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла

Математические модели иметоды синтеза СБИСА.М.МарченкоСодержаниеЗадача синтеза интегральных схем иосновные сведения о КМОП технологииЗадача разбиения электрической схемыЗадача размещения модулей СБИСЗадача трассировки соединений12/30/2014Математические модели и методы синтеза СБИС2Литература1.2.3.4.5.6.Sima Dimitrijev, « Understanding Semiconductor Devices », OxfordUniversity Press, 2000.Behzad Razavi, « Design of Analog CMOS Integrated Circuits »,McGraw-Hill, 2001.Yuan Taur, and Tak H. Ning, « Fundamentals of Modern VLSI Devices», Cambridge University Press, 2000.Etienne Sicard, « Introduction to Microwind2 ».Mohamed Dessouky, « Analog design classes ».International Technology Roadmap for Semiconductors, ITRS Reports.http://www.itrs.net/reports.html12/30/2014Математические модели и методы синтеза СБИС3CMOS ProcessMost popular technology for realizing microcircuits.Lower fabrication cost.Scaling: Easy to reduce dimensions.In digital circuits CMOS consumes less power andrequires fewer devices than BJT.In analog, the MOST is slower and noisier than the BJT.However, the speed of MOST is continuously increasingand becoming comparable to BJT’s.12/30/2014Математические модели и методы синтеза СБИС4SiliconIC fabrication depends on two properties of silicon:It is a semiconductorConductivity can be changed by adding impuritiesThese impurities, called dopants, can create either n-type or p-typeregions.Its oxide is very stable12/30/2014It is SiO2, which is quartz or glass (amorphous)Great for sealing stuff from impuritiesCan be selectively patterned.Etching can remove SiO2 without harming Si.Stable grown oxide is the great advantage of Si over Ge or GaAs.Математические модели и методы синтеза СБИС5DopingAdding arsenic or phosphorous to the intrinsic siliconincreases its conductivity by adding ‘free’ electrons.

Siliconwith electron carriers is called n-type silicon, since thecurrent is carried by particles with negative charge.Adding boron to intrinsic silicon increases its conductivityby adding ‘free’ holes. Holes are like electrons, but have apositive charge, so this type of material is called p-typesilicon.12/30/2014Математические модели и методы синтеза СБИС6How to Build a TransistorDiffusion is made by adding impurities into the siliconn+(p+) diffusion means the region has a lot of impuritieswhich improves it conductivityp (n) regions are more lightly dopedp region is formed first, and then the n+ over dope parts ofthe p region to form the n+ regionsn+ dopant is added after the poly is down so poly blocksdopants12/30/2014Математические модели и методы синтеза СБИС7CMOS Has Two Transistor TypesCMOS devices require two types of substrates: n-type for pMOS p-type for nMOS12/30/2014Математические модели и методы синтеза СБИС8Wells: Local SubstratesFabricators can choose to make the base wafer n-type(add pwells) or p-type (add nwells), or choose to addboth, (“twin”wells).12/30/2014Математические модели и методы синтеза СБИС9Twin-Well ProcessTwo wells may exist (PWELL & NWELL) called twin-tub process.Allows both wells to be optimally doped.12/30/2014Математические модели и методы синтеза СБИС10Triple-Well ProcessIn triple-well CMOS processes a deep n-well is used as ashielding frame against disturbance from the substrate toprovide N-channel MOSFETs with better isolation fromsubstrate noise.12/30/2014Математические модели и методы синтеза СБИС11Making Chips12/30/2014Математические модели и методы синтеза СБИС12Basic Processing StepsProcessing is performed on the slicedwafers.The wafer is divided to many dies.Processing is done in parallel for all dies.Two parts:Transfer an image of the desired layer pattern(mask) to the wafer – PhotolithographyUsing that image as a guide, create the desiredlayer on silicon12/30/2014diffusion (add impurities to the silicon)oxide (create an insulating layer)metal (create a wire layer)Математические модели и методы синтеза СБИС13OxidationSi produce a very uniform oxide layer on the surface (few 10s of A°).Protective coating in many fabrication steps.Grown by placing Si in oxygen at 1000°C.Gate oxide:Threshold (current, matching, reliability, …)Cleanness (mobility, current, transconductance, noise, …)12/30/2014Математические модели и методы синтеза СБИС14PhotolithographyNegative PR: hardens in the areas exposed to lightPositive PR: hardens in the area NOT exposed to light12/30/2014Математические модели и методы синтеза СБИС15Deposition & EtchingDeposition: material deposition over thecomplete wafer.Chemical Vapor Deposition (CVD): gasreaction under high temperatures.Etching: selective etching from predefined parts on the wafer.Wet etching: based on immersing thewafer in acids.

Etch in all directions.Dry (plasma), Reactive Ion Etching(DRIE): uses +ve heated ions to etch a–vely charged wafer in a vacuumchamber. Vertical etching.12/30/2014Математические модели и методы синтеза СБИС16Patterning of SiO2 – Windows for Processing12/30/2014Математические модели и методы синтеза СБИС17Ion ImplantationDoping atoms are accelerated, focused to hit the surface.Damages the lattice.Followed by annealing (heating to 1000°C for 15-30 min.)12/30/2014Lattice bonds are repairedDiffusion of dopants.Математические модели и методы синтеза СБИС18Chemical Mechanical Polishing (CMP)In modern CMOS processes, multiple metal interconnectlayers are superimposed onto each other.During lithography, topography variation in the thin filmover which the photoresist is spun causes pattern lensdefocusing.The wafer surface must be flat.12/30/2014Математические модели и методы синтеза СБИС19Process Flow: CMOS Inverter12/30/2014Математические модели и методы синтеза СБИС2012/30/2014Математические модели и методы синтеза СБИС2112/30/2014Математические модели и методы синтеза СБИС2212/30/2014Математические модели и методы синтеза СБИС2312/30/2014Математические модели и методы синтеза СБИС2412/30/2014Математические модели и методы синтеза СБИС2512/30/2014Математические модели и методы синтеза СБИС2612/30/2014Математические модели и методы синтеза СБИС2712/30/2014Математические модели и методы синтеза СБИС2812/30/2014Математические модели и методы синтеза СБИС2912/30/2014Математические модели и методы синтеза СБИС3012/30/2014Математические модели и методы синтеза СБИС3112/30/2014Математические модели и методы синтеза СБИС3212/30/2014Математические модели и методы синтеза СБИС3312/30/2014Математические модели и методы синтеза СБИС34Advanced Process DevelopmentsOPCDouble PatterningFinFETs12/30/2014Математические модели и методы синтеза СБИС35Limits of Optical LithographyTransistor dimensions keepscaling down while thewavelength of the UV lightsource is not.Can’t define shapes lessthan the wavelength!!12/30/2014Математические модели и методы синтеза СБИС36Optical Proximity Correction – OPC12/30/2014Математические модели и методы синтеза СБИС37Optical Proximity Correction – OPC12/30/2014Математические модели и методы синтеза СБИС38Optical Proximity Correction – OPC12/30/2014Математические модели и методы синтеза СБИС39OPC: Designer viewpointThis is a back-end flow, done after tape-outDesigners are unaware of OPC for the most partOnly real restriction: limit use of 45o routing45o routes, with OPC, need more spacing to other wiresOPC does explode the database size12/30/2014Imagine the size of a microprocessor database...Математические модели и методы синтеза СБИС40Below 28 nm: Double PatterningClose lines are shorted due to light diffraction.Concept: Split pitch into two masks -> Double pitchdensity.12/30/2014Математические модели и методы синтеза СБИС41FinFET12/30/2014Математические модели и методы синтеза СБИС42Layout BasicsDesign RulesDesign Rule Evolution12/30/2014Математические модели и методы синтеза СБИС43Layout Layers12/30/2014Математические модели и методы синтеза СБИС44Example: CMOS Process Layers12/30/2014Математические модели и методы синтеза СБИС45CMOS Inverter Layout: Transistors12/30/2014Математические модели и методы синтеза СБИС46CMOS Inverter Layout: Routing12/30/2014Математические модели и методы синтеза СБИС47CMOS Inverter Layout: Bulk Contacts12/30/2014Математические модели и методы синтеза СБИС48Design Rules (DR)A set of rules that guarantees proper fabrication despite varioustolerances in each step of processing.Designer determines transistor W & L, DR dictate the rest.Interface between designer and foundry.Guidelines for constructing process masks.Dimensions:12/30/2014scalable design rules: (good old days!!) All dimensions in integer multiples of Eases technology changes with minimum cost Not optimumabsolute dimensions (micron rules)Математические модели и методы синтеза СБИС49Design Rules: Minimum WidthGeometries must exceed a minimum value imposed byprocessing capabilities of the technology.If a rectangle is excessively narrow, it may break due totolerances.The thicker the layer, the greater its minimum allowblewidth.12/30/2014Математические модели и методы синтеза СБИС50Design Rules: Minimum SpacingOn the same mask: to avoid that two paths becomeshorted if placed too close.On different masks: to avoid parasitic devices.12/30/2014Математические модели и методы синтеза СБИС51Design Rules: Minimum EnclosureEnsures enclosure (geometries completely inside other geometries)despite mask misalignments.Transistors surrounded by well and select masks with sufficientmargin.Contacts surrounded by enough margin of both materials to becontacted.12/30/2014Математические модели и методы синтеза СБИС52Design Rules: Minimum ExtensionSome geometries must extend beyond the edge of others by aminimum value.The gate polysilicon must have a minimum extension beyond theactive area to ensure proper transistor action at the edge.12/30/2014Математические модели и методы синтеза СБИС53Contacts and ViasFor example, to contactMetal3 to the poly, thefollowing masks should beused:Poly-C-M1-V1-M2-V2-M3The higher the metal level, thethicker the metal, and thelower the sheet resistance.12/30/2014Математические модели и методы синтеза СБИС54Double Patterning Decomposition (Coloring)DP handling varies from one foundry to the other.Some foundries makes it user transparent.Others make the user participate in coloring.12/30/2014Математические модели и методы синтеза СБИС55Example DP Decomposition Mask Output12/30/2014Математические модели и методы синтеза СБИС56DP Violations (Odd Cycles)12/30/2014Математические модели и методы синтеза СБИС57N-канальный МОП-транзистор12/30/2014Математические модели и методы синтеза СБИС58Топология СБИС в разрезе12/30/2014Математические модели и методы синтеза СБИС59Маршрут проектирования СБИСSystem SpecificationPartitioningArchitectural DesignENTITY test isport a: in bit;end ENTITY test;Functional Designand Logic DesignCircuit DesignPhysical DesignDRCLVSERCPhysical Verificationand SignoffChip PlanningPlacementClock Tree SynthesisSignal RoutingFabricationTiming ClosurePackaging and TestingChip12/30/2014Математические модели и методы синтеза СБИС60Стили проектированияМетод стандартных ячеекЗаказное проектированиеПрограммируемые логические массивы12/30/2014Математические модели и методы синтеза СБИС61Топология стандартной ячейки12/30/2014Математические модели и методы синтеза СБИС62ИнверторIZBИнверторI01ZB10VDDIZBGND65 nm, standard fanout12/30/20142x standard fanoutМатематические модели и методы синтеза СБИС4x standard fanout63Топология инвертора 28 нм12/30/2014Математические модели и методы синтеза СБИС64БуферIZVDDIZБуфер0101IZGNDn-wellp-typetransistorp/n diffusion65 nm40 nmpolysiliconn-typetransistorcontactmetal layer 112/30/2014Математические модели и методы синтеза СБИС65И-НЕ NAND gate (2-input)A1A2A1A2ZBZBNAND00101011111040 nm, 1x and 2x standard fanoutVDDA1A2ZBGND12/30/201465 nm, standard fanout65 nm, 2x standard fanout 66AND-OR-Invert (AOI) gate (2-1)B1B2ZBAAB1B2ZB000100110101AOI0110100010101100111040 nm, 1x and 2x standard fanoutVDDB1B2ZBAGND12/30/201465 nm, standard fanout65 nm, 2x standard fanout67Standard cell layout witha feedthrough cellPowerPadPadStandard cell layout usingover-the-cell (OTC routingStandard CellsGroundPadPowerPadPadAAVDDVDDGNDA’FeedthroughCell6812/30/2014Standard CellsGroundPadRoutingChannelМатематические модели и методы синтеза СБИСA’GNDLayout with macro cellsRAMPLAVDDRAMStandard CellBlockPad6912/30/2014GNDPLARouting RegionsМатематические модели и методы синтеза СБИСField-programmable gatearray (FPGA) (ПЛМ)LBLBLBLBLBLBLogic ElementSwitchboxSBLBLBSBLBLBLBLBSBLBLB7012/30/2014ConnectionSBLBLBLBLBМатематические модели и методы синтеза СБИСLBТипы правил проектирования (Design Rules)Size rules, such as minimum width: The dimensions of any component (shape), e.g., lengthof a boundary edge or area of the shape, cannot be smaller than given minimum values.These values vary across different metal layers.Separation rules, such as minimum separation: Two shapes, either on the same layer or onadjacent layers, must be a minimum (rectilinear or Euclidean diagonal) distance apart.Overlap rules, such as minimum overlap: Two connected shapes on adjacent layers musthave a certain amount of overlap due to inaccuracy of mask alignment to previously-madepatterns on the wafer.7112/30/2014Математические модели и методы синтеза СБИСТипы правил проектирования (Design Rules): smallest meaningful technologydependent unit of lengthacMinimum Width: aMinimum Separation: b, c, dedMinimum Overlap: eb7212/30/2014Математические модели и методы синтеза СБИСТипы ограничений (constraints)Technology constraints enable fabrication for a specific technology node and are derivedfrom technology restrictions.

Характеристики

Тип файла PDF

PDF-формат наиболее широко используется для просмотра любого типа файлов на любом устройстве. В него можно сохранить документ, таблицы, презентацию, текст, чертежи, вычисления, графики и всё остальное, что можно показать на экране любого устройства. Именно его лучше всего использовать для печати.

Например, если Вам нужно распечатать чертёж из автокада, Вы сохраните чертёж на флешку, но будет ли автокад в пункте печати? А если будет, то нужная версия с нужными библиотеками? Именно для этого и нужен формат PDF - в нём точно будет показано верно вне зависимости от того, в какой программе создали PDF-файл и есть ли нужная программа для его просмотра.

Список файлов лекций