А.С. Белокопытов, К.С. Ржевкин, А.А. Белов, А.С. Логгинов, Ю.И. Кузнецов, И.В. Иванов - Основы радиофизики (1119801), страница 68
Текст из файла (страница 68)
Кроме того, ряд интегральных схем имеет выход, принимающий три состояния: "логический ноль", "единица" и "отключено" (Я-состояние). Последнее означает, что подключенный к нагрузке выход схемы практически перестает проводить ток при подаче на специальный вход соответствующего логического уровня (высокого — лля ТТЛ, низкого — для КМОП), Это приводит к закрыванию выходных транзисторов логических элементов. При этом в цепи нагрузки протекает только остаточный ток запертых транзисторов. Схемы с Я-состоянием удобны при работе нескольких интегральных схем на одну нагрузку или на общую линию передачи.
10.4. Основные операции, выполняемые элементами комбинационной логики Рассмотрим типовые операции обработки цифровых сигналов с помощью интегральных схем комбинационной логики. Такими операциями являются: сложение (умножение) двоичных чисел, их сравнение„преобразование из одной системы счисления в другую, а также операции, связанные с управлением потоком информации (преобразование его из последовательного в параллельный и наоборот). При передаче информации в параллельном коде каждый бит информации в слове распространяется по своей линии передачи данных. Базовой схемой для выполнения арифметических операций является сумматор.
Он составляет основу арифметического логического устройства. Для сложения одноразрядных чисел, в случае равенства нх логической единице, необходимо устройство, выполняющее операцию 1+ 1 = 10, т. е. перенос единицы в следующий по старшинству разряд. Такую операцию можно реализовать, используя элемент "исключающее ИЛИ", часто 10.4. Основные опе ации, выполняемые элементами комбинационной логики 245 применяемый при решении многих логических задач.
Логическая функция элемента описывается уравнением У = Х, ® Х, = Х, Х, + Х, Х,, которому соответствует таблица истинности и условное обозначение рис. 10.14 а, б. Один из примеров реализации схемы исключающего ИЛИ с использованием базовых элементов И вЂ” НЕ приведен на рис. 10.14 в. Единицу переноса при сложении двух логических единиц можно получить, добавив к схеме исключающего ИЛИ генератор переноса, роль которого выполняет элемент И, включенный параллельно входам Х, и Х,', где Х, и Х,' — одноименные разряды складываемых чисел (рис. 10.15 а). Такая схема сложения одноразрядных двоичных чисел носит название полусумматора, характеризуемого таблицей истинности рис. 10.15 б.
Схема полусумматора имеет два входа и два выхода. Полный сумматор многоразрядных чисел составляют из полусумматоров. Многоразрядные числа складывают параллельным или последовательным способами, отличающимися быстродействием н схемной реализацией. Станадартная схема построения четырехразрядного параллельного сумматора приведена на рис.
10.16. б) б) Рис. 10.14. Таблица истинности (а), Рнс. 10.15. Пслусумматор двоичных чисел (а) н условное обозначение (б) н пример реапн- его условное обозначение (б) зацни элемента "исключающее ИЛИ*' (в) 0 Вхад переноса Выход пере Рис. 10.16. Четмрехразрндный сумматор Сравнение многоразрядных двоичных чисел с целью нахождения нужных слов (комбинаций двоичных чисел) или контроля правильности передачи цифровой информации осуществляют с помощью цифровых компараторов, побитно сравнивающих разряды чисел.
Основой этих устройств служит элемент "исключающее ИЛИ-НЕ", удовлетворяющий логическому уравнению Х, =Х„ У = Х~ ' ХР+ Х2 ' Х~ = ~ 0 Х ~ Х ~0, Х ~Х,. Преобразования чисел нз одной системы счисления в другую, необходимые для об- мена информацией в системе человек — ЭВМ или измерительный комплекс — ЭВМ, 246 Глава 10. Введение в циф ов ю электронику осуществляются шифраторами и дешифраторами. Шифратор — комбинационная логическая схема, преобразующая сигнал, полученный по т входным линиям в двоичный код на п выходных линиях. Таким образом осуществляется ввод информации в ЭВМ, требуюший преобразования данных в двоичную систему счисления.
Для построения шифраторов используют элементы ИЛИ. Если число выходов шифратора равно п, то число входов т = 2" или меньше. При выполнении равенства т = 2" шифратор называют полным. Дешифратор преобразует двоичный код числа (адреса) в сигнал логического уровня, появляюшийся на выходе, номер которого определен двоичной последовательностью на входе. Он имеет п входов и 2" или менее выходов. Особенно следует отметить дешифраторы, предназначенные для дешифрации двоично-кодированных десятичных чисел при их отображении на семисегментных световых или газоразрядных индикаторах. Мультиплексоры представляют собой многопозиционные коммутаторы, осуществляющие под действием управляющих команд подключение одной из информационных линий Х„Х,, Х„... к выходной линии У. Это означает, что к п входам мультиплексора присоединены п источников, генерирующих последовательности цифровых слов.
Слова в заданном порядке, определяемом управляющими адресными командами, можно передать в единственную выходную линию передачи. Так, для передачи данных от 15-го источника необходимо установить на управляюшем входе мультиплексора адресный код 1111. Возможность мультиплексирования потоков информации от разных источников, приводяшего к увеличению информационного потока в линии передачи, особенно привлекательна лля обмена информацией между вычислительными комплексами, осуществления многоканальной связи по одной линии и в ряде других случаев. В частности,' преобразуя электрические сигналы в оптические, можно обеспечить их передачу по оптическому волокну.
При частоте световой несущей порядка 10'~ Гц информационный поток, который может быть обработан современными электронными цифровыми устройствами в системах оптоволоконной связи, достигает 10Гбитгс. Такая скорость передачи инфор- мации позволяет передать по одному оптическому волокну одновременно 10' телепрограмм или 10' телефонных разговоров. Рис, 10.17. Простейшие для выделения кодовых групп, соответствуюших отдель- мультиплексор (а) и лемуль- ным источникам информации, при восстановлении сигнала тнплексор (6) на приемном конце используют демультиплексоры. Они решают обратную по отношению к мультиплексору задачу.
Демультиплексор принимает выходной сигнал и направляет его на один или несколько выходов, определяемых двоичным кодом на адресных входах. Аналогично демультиплексору работает и дешифратор. Отличие состоит в том„что на его входы подается только адрес линии, на вход которой должен быть подан цифровой сигнал. Простейшие схемы мультиплексора и демультиплексора, иллюстрирующие принцип их работы, представлены на рис. 10.17 а, б соответственно. Вход Я управляет переключением каналов. 10.5. Последоввтельиостиые цифровые системы 247 10.5. Последовательностные цифровые системы К последовательностным системам относят триггеры, регистры сдвига, счетчики, делители частоты.
Состояние на выходе этих элементов определяют как комбинация действующих в данный момент на их входах сигналов, так и результат предыдущего воздействия. Все эти схемы, как правило, управляются (синхронизируются) тактовыми последовательностями импульсов. В этом случае их назывют синхронными. Основной элемент последовательностной логики — триггер — можно представить двумя последовательно соединенными инверторами (рис.
10.18 а), выход каждого из которых связан с входом другого. Более наглядным для дальнейшего рассмотрения явлется представление триггера рис. 10.18б, где показаны два выхода схемы: прямой У и инверсный — У. Как легко установить качественным рассмотрением, сигналы на выходах т' и У могут принимать значения 1 и 0 или 0 и 1. Причина этого состоит в том, что система, содержащая два усилителя — инвертора, в силу наличия положительной обратной связи обладает двумя устойчивыми состояниями или, в соответствии с установившейся терминологией, является бистабильной.
При включении источника питания она устанавливается в одно из двух равновероятных состояний и сохраняет его до тех пор, пока действует источник. Можно сказать, что такая схема фиксирует (защелкивает) один бит информации. Схему триггера рис. 10.18 б называют "триггером-защелкой". б) в) Рис. 10.18. Схематическое представление Рис. 10.19. ЯЯ-триперы на основе элемен триггера на элементах НЕ зов ИЛИ вЂ” НЕ (а) и И вЂ” НЕ (б); условное обо значение ВЯ-триггера (в) Рис. 10.19 в показывает условное обозначение хеЯ-триггера.
Обозначенные через зх (гезе1 — сброс) и Я (зе1 — установка) свободные входы элементов, называемые информационными, служат лля задания определенного состояния на выходах триггера, характеризуемого таблицей состояний. ВЯ-триггер является асинхронным устройством, т. е. входные сигналы немедленно воздействуют на состояние выходных, которые остаются фиксированными после снятия входного воздействия. Таблица состояний ВЯ-триггера, определяющая связь между исходным состоянием У„в момент („и его новым состоянием Уа н после поступления входных импульсов в момент времени 1„+, для обеих его реализаций (рис.
10.19 а, б) имеет вид ИЛИ вЂ” НЕ И вЂ” НЕ 1 „ 240 Глава 10. Введение в ци вую елект они В5-триггеры находят примение в системах защиты контактов реле или контактов кнопок каавиатуры от "дребезга" — многократного замыкания при разовом включении, а также в качестве ячеек памяти в более сложных разновидностях триггеров. Синхронные триггеры переключают свое состояние в строго определенные моменты времени, соответствующие воздействию тактовых импульсов (их фронту или срезу). Обычно длительность тактовых импульсов много меньше периода их повторения.
Логическое состояние в любой точке цифровой схемы такого типа сохраняется неизменным в паузе между тактовыми импульсами. Принадлежность триггеров к последовательностному синхронному семейству цифровых схем означает изменение состояния только в результате воздействия очередного тактового импульса. Зависимость состояния У„„ от У„означает наличие памяти в системе. в) б) у у Рис.
!0.20. Синхронный ВЯ-триггер (а), условное обозначение (б) и графики напряжений на входах н выходах триггера (в) Тактируемый или синхронный ВЯ-триггер можно получить, дополнив базовую схему ВЯ-триггера на элементах И-НЕ двумя аналогичными элементами (рис. 10.20а), определяющими состояние У после прихода импульса синхронизации. Условное обозначение синхронного ВЯ-триггера показано на рис. !0.20б. Графики напряжений, поясняющие его работу, приведены на рис. 10.20 в. ,ГК-триггер имеет более сложную структуру, образованную теми же стандартными элементами И вЂ” НЕ, но обладающую тремя входами (ЗИ-НЕ). Его схема, обеспечивающая универсальность в применениях, дана на рис.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
