К. Хамахер, З. Вранешич, С. Заки - Организация ЭВМ - 5-е издание (2003) (1114649), страница 78
Текст из файла (страница 78)
Следовательно, для выбора строки требуется 12 адресных разрядов. Еще 9 разрядов необходимо для выбора в строке группы из 8 бит. Значит, для доступа к байту в такой микросхеме нужен 21-разрядный адрес. Старшие 12 и младшие 9 разрядов адреса составляют адреса строки и столбца байта. Для сокращения количества выводов микросхемы адреса строки и столбца мультиплексируются на 12 выводов. В процессе операции чтения или записи сначала на адресные выводы микросхемы подается адрес строки. В ответ на входной сигнал ЕА5 (Еоаг АгЫгевз 51гоЪе — строб адреса строки) он загружается в защелку адреса строки.
Затем инициируется операция чтения, в ходе которой считываются и обновляются ячейки выбранной строки. Через некоторое время после загрузки адреса строки на адресные выводы подается адрес столбца, который загружается в защелку адреса столбца в ответ на сигнал СА5 (Со!цгоп Аг?г?гезз 51гоЬе — строб адреса столбца). Информация из этой защелки декодируется и выбирается соответствующая группа из 8 схем Зепзе/Ъ'гйе. Если управляющий сигнал Е/Ф указывает на операцию считывания, выходные значения выбранных схем пересылаются на линии данных, Рт о.
Для операции записи информация с линий Рт о пересылается в схемы. Затем она используется для перезаписи содержимого укаэанных ячеек в соответствующих 8 столбцах. В коммерческих микросхемах активизации сигналов ЕА5 и СА5 соответствует низкий уровень напряжения, так что стробирование адреса выполняется при переходе соответствующего сигнала от высокого уровня к низкому. На схемах эти сигналы обозначаются как КАК и СА5.
Аоо-о/Ао-о Р~т Р~о Рис. 8.7. Внутренняя организация микросхемы динамической памяти 2М х 8 5.2. Полупроводниковая йАМ-память 335 Подача адреса строки в ходе операции считывания или записи приводит к чтению и обновлению всех ячеек этой строки. Для того чтобы поддерживать содержимое памяти РВАМ, нужно периодически обращаться к каждой ее строке. Обычно эта работа автоматически выполняется с помощью специальной схемы, называемой схемой регенерации. Схемы регенерации часто интегрируют прямо в микросхемы динамической памяти, чтобы их динамическая природа была практически невидимой для пользователя.
Описанная в этом разделе динамическая память управляется в асинхронном режиме. Она тактируется управляющими сигналами КАЯ и САЯ, которые генерируются специальной схемой управления памятью. При этом процессор должен учитывать задержку ответа памяти. Такая память называется агггнхронной РКАМ. Благодаря своей высокой емкости (от 1 до 256 Мбит) и дешевизне микросхемы 1ЖАМ широко используются в запоминающих устройствах компьютеров. Ведется работа по созданию и более емких микросхем. Для сокращения количества микросхем в компьютере РВАМ организуется таким образом, чтобы при выполнении операции чтения или записи биты пересылались параллельно (рис.
5.7). Микросхемы имеют разную организацию, благодаря чему из них можно свободно компоновать любые системы памяти. Например, микросхема объемом 64 Мбит может быть организована как 16 М х 4, 8 М х 8 или 4 М х 16. Быстрый постраничный режим При обращении к микросхеме РВАМ, показанной на рис. 5.7, считывается содержимое всех 4096 ячеек выбранной строки, но на линии данных Рт в помещаются только 8 бит. Этот байт выбирается битами Аа е адреса столбца. Данную схему можно немного модифицировать, что позволит обращаться к другим байтам той же строки, не выбирая ее повторно. С этой целью на выход усилителя считывания каждого столбца нужно добавить по защелке.
При выборе нового адреса строки будут устанавливаться защелки для всех ее битов. Теперь для помещения нужного байта на выходные линии данных достаточно установить соответствующий адрес столбца. Обычно байты пересылаются последовательно, в порядке возрастания их адресов.
Для того чтобы как можно быстрее переслать блок таких данных, нужно под управлением ряда сигналов СА5 прямо в схеме генерировать последовательные номера столбцов. Такой режим блочной пересылки называется быстрым носглраничным режимом (Разг Раде Моде, РРМ). Согласно популярной сленговой терминологии, небольшие группы байтов называются блоками, а большие — страницами. Ускоренная блочная пересылка данных особенно полезна в тех системах, где данные большими массивами пересылаются в память и из памяти, скажем, в графических терминалах. В компьютерах общего назначения она применяется для пересылки данных между основной памятью и кэгпем (см.
раздел 5.5). 5.2.4. Синхронная 0НАМ Результатом последних разработок в области технологий памяти стало создание РВАМ, синхронизируемой тактовым сигналом. Она получила название синхронная РКАМ (Яупс?ггопопз РВАМ, 5РКАМ), а ее структура показана на рис. 5.8. 336 Глава 5. Система памяти Как видите, массив ячеек в ней точно такой же, как в асинхронной 1ЖАМ. Линии адреса и данных буферизируются посредством регистров. Выход каждого усилителя считывания соединен с эыцелкой — обратите на это особое внимание. В ходе операции чтения в эти защелки загружается содержимое всех ячеек выбранной строки.
Однако если обращение к строке выполняется только с целью регенерации данных, содержимое защелок не меняется — производится только регенерация ячеек, Данные из защелок, соответствующих выбранным столбцам, пересылаются в выходные регистры данных, откуда они могут быть прочитаны через выводы, предназначенные для выходных данных. Адрес строки или столбца Тактовые иипул Данные Рис.
Н.н. Синхронная СНАМ Память ЯРКАМ может функционировать в нескольких режимах, определяемых управляющей информацией в регистре релсима. Например, могут задаваться пакетные операции для передачи различных объемов данных. В пакетных операциях применяется описанный выше режим блочной пересылки данных гРМ. В ЯЖАМ для выбора последовательных столбцов не обязательно использовать внешние импульсы на линии САЯ. Управляющие сигналы можно генерировать прямо внутри схемы — на основе значений счетчика столбцов и тактового сигнала В этом случае новые данные помещаются на линии данных на каждом такте.
Все действия выполняются на переднем фронте тактового сигнала. 5.2. Полупроводниковая акай-память 337 На рис. 5.9 приведена временная диаграмма типичной операции пакетного чтения длительностью 4 такта. Первым делом в ходе этой операции по сигналу КАК фиксируется адрес строки. На активизацию выбранной строки уходит два нли три такта (на рисунке показано два такта). Затем по сигналу САЯ фиксируется адрес столбца. После задержки в один такт на линию данных помещается первый набор битов данных. Для обращения к следующим трем наборам битов выбранной строки, помещаемым на линии данных на следующих трех тактах, ЮКАМ автоматически увеличивает адрес столбца. Тактовые импульсы ! ~ ! ! СА3 ! ! ! ~ ~ ~ ! ~ ! Данные ВО 01 02 ЭЗ Рис.
6.9. Временная диаграмма операции пакетного чтения из ВВЙАМ В БГ)КАМ имеется встроенная схема регенерации. В состав этой схемы входит счетчик, формирующий адрес строки, которая выбрана для регенерации. В типичной ВГИКАМ данные регенерируются по меныпей мере каждые 64 мс. Современные ЯГ)КАМ могут работать на тактовой частоте до 100 МГц и, как правило, предназначены для серийных процессоров. Например, 1п1е1 определила спецификации шин РС100 и РС133, согласно которым системная шина (к ней подключена основная память) управляется тактовым сигналом с частотой 100 и 133 МГц. Поэтому ведущие производители микросхем памяти выпускают чипы Я)КАМ с частотой 100 и 133 МГц.
Время ожидания Данные между памятью и процессором, а точнее, между памятью и хашем процессора, пересылаются в виде слов или небольших блоков слов. Большие блоки, составляющие страницы данных, пересылаются между памятью и дисками — об этом речь пойдет в разделе 5.7. Скорость и эффективность таких операций заметно отракаются на производительности всей компьютерной системы. Производительность 338 Глава 5. Система памяти удобно характеризовать двумя параметрами: временем ожидания и пропускной способностью.
Термином время оэагдания памяти или латентность (1асепсу) определяется время, уходящее на пересылку в память или из памяти одного слова данных. Если данные считываются и записываются по одному слову, латентность полностью характеризует производительность памяти. Однако для пакетных операций, в ходе которых пересылаются блоки данных, полное время, уходящее на выполнение операции, зависит от скорости пересылки отдельных слов и размера блока данных.
Поэтому при блочной пересылке под временем ожидания подразумевается время пересылки первого слова данных. Обычно это слово пересылается значительно дольше следующих слов блока. Например, на временной диаграмме, представленной на рис. 5.9, цикл доступа к памяти начинается с активизации сигнала КАК. По прошествии пяти тактов пересылается первое слово данных. Таким образом, время ожидания составляет пять тактов. При тактовой частоте 100 МГц это 50 нс. Оставшиеся три слова пересылаются на последовательных тактах. Конечно же, нам важно, сколько времени уходит на пересылку всего блока данных. Поскольку блоки имеют разную длину, производительность можно определять количеством битов или байтов, пересылаемых за одну секунду.
Эту характеристику называют пропускной способностью (ЪапсЬчогЪ) памяти. Пропускная способность блока памяти, состоящего из одной или более микросхем, зависит от скорости доступа к хранящимся в памяти данным и от количества параллельно доступных битов. Однако реальная пропускная способность компьютерной системы (с учетом пересылки данных между памятью и процессором) определяется не только быстродействием памяти; она зависит и от пропускной способности соединений между памятью и процессором, то есть (в типичном случае) от пропускной способности шины. Микросхемы памяти обычно разрабатываются с учетом скорости функционирования популярных шин. Очевидно, что пропускная способность зависит от скорости доступа и пересылки по одной линии, а также от количества параллельно пересылаемых битов, то есть от количества линий шины.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
