Солонина А., Улахович Д. Алгоритмы и процессоры цифровой обработки сигналов (2002) (1095891), страница 74
Текст из файла (страница 74)
П Регитир общей ищны да>сных хранит данные, которые записываются процессором и могут выволиться (читаться) через вывод 0эО по команде чтения этого регистра. задаваемой пользователем на компьютере. П Регистр защелки кц>инды фиксирует команду, непосрелствснно предшествующую режплту отладки; регистр может чи~аться только через вывод 0$0.
причем па него влияют операции режима отладки, поэтому его солержпмое лолжно быть восстаноплено внешним управлением прп возврашессни в нормальный режим работы. ОВО ОЯСк 08! Общая щннэ денных Шина программ Загмсь команды Последояательнын интеРфейс ОлСЕ Рие 1О 9 Регистры инФормации о конвенере Более полная информация о конвейере содержится в блоке регистров адресной шины программ (рис. !0.10). В состав блока входят: П даа регистра адресной итны адреса> (только для чтения через вывод 050), дающие информацию о конвейере, когда введен режим отладки: ° регистр адреса выбранили каэтнды хранит адрес послед>сей команды, которан была выбрана перед вхождением в режим отладки; ° рргитнр адреса декад>срргл>ай ксы>а>сды содержит алрсс той комю шы, которая должна была бы лекодироваться, если бы процессор нс входил в режим от.!'шксс; Регист алреснои БтФея иго (связанны регистры Алгоритмы и процессоры цифровой обработки сигналов П буфер типа ЛгО, состояший из пяти регистров, хранит адреса послелних пяти команд, выполненных перса входом н режим отлалки; П циклический указатель буфера, представтгяюший собой 3-разрядный счетчик от О до 4; П выходной сдвигпвый региепгр, обеспсчинаюшнй передачу алроса через последовательный вывод ГАВО в хост-компьютер.
Рие. 10.10. Блок регистров адресной шины программ Блок работает следуюшим образом. Все регистры буфера являются связаикыни, т. е. илтеюшими один и тот же алрес. Всякое обрашенис к буферу сопровождается инкрементиронанием счетчика, состояние которого будет соответствовать номеру очередного регистра. Такил1 об)изом, регистры буфера паследовалгетьлп дагтпупиы конгроЛ- леру команд через обший Г(ГО-адрес. Операции, выполняемые н режиме отлалки. не оказывают воздействия на регистры буфера. При входе в режим отладки циклический указатель буфера будет ссылаться на регистр. содержащий адрес верной из пяти ранее выполненных команд.
Дальнейшие чтегшя регистров будут нроисхолнть последовательно от пер- НОГО аЛРЕСа К аДРЕСУ ПОСЛЕДНСй КОЛШг1ДЫ. Глава 10, г' ав 10. Средства разработки и отладки систем цифровой обрабопги сигналов 4Ы Н апример, пусть к моменту входа н режим отладки буфер был заполнен и указатель имел состояние 2. Это означает, что последней была запись в регистр 1, после которой произоцшо инкрементированис указатели, и он стал ссылаться на регистр 2, куда ранее был записан первый адрес из всей пятерки алресов.
10.1.3. Проверочные модули Проверочные модули, как было сказано ранее, включают в ссбя стартовые наборы и отдалочные модули. Они представляют собой готовые платы, предназначенные для отладки программного обеспечения ЦПОС в реальном времени, исслелований возможностей и характеристик разрабатываемых ачгоритмоа и программ, а также для обучения работе с ЦПОС. Стартовые наборы Стартовые наборы (Бгапег К~с) прелназначены лля обучения работе с ЦПОС и разрабатываются для каждого процессора отдельно. Стартовый набор по- зволяет; П изучить характеристики и принцип работы того или иного процессо а; р' ' П отладить не слишком сложные программы; П выполнить несложное макетирование; П пронерить возможность применения процессора лля использования его н конкретной задаче.
В состав стартового набора входят: плата, программное обеспечение и комплект документаци и. Н а плате устанавливаются: процессор (как правило, млалший в серии), аудио- или другой кодек (в зависимости от назначения процессора), последовательные и параллельные порты и др Стартовый набор подключается к компьютеру через параллельный порт. Отладочные модули Отладочные модули, разрабатываемые пол конкретные процессоры и конст- руируемые в виде платы, предназначены для проверки в реальных условиях разработанного алгоритма, реализованного в виде программы на языке ас- семблера соотнетствуюшего процессора. Отладочный модулыюзноляет П произвести быструю отладку и оптимизацию алгоритма; П изготонить на базе платы фактически законченное устройство; П использовать установленную на плате периферию. Алгоритмы и процессоры цифровой обрабапги сигналоа тактовый генератор Отпддочгюй могвгь Системе синхронизации Целевой процессор Система электропитания раэьем последовательного порта Поспвдоеат порт Интерфейс расширения памяти Интерфейс внешней памяти СтеРео ауди окодвк Последсват.
порт Аудио- интерфейс ЯВАМ и другая память данныхглрограмы Интерфейс расогирвния периферии Хост-порт интерфейс Таймер Хост- интерфейс Порт эмуляции ЛАЯ Встроенныи атда эмулятор Внешний Рвэьвм зтда про е управление Программиру- емая логика раэьем программирования Пвреклкнатели ИнтеРФейс ши ГВА Р'С» рис. ап.а а.
Обобгценная структурная схема отладочного модуля П практически избавиться от стадии макетирования устройства и значительно сократить время и затраты на агапе изготовления прототипа устройства. Плата устанавливается в компьютер с пнтерфсисом ГКА (РС!). Обобщенная структурная схема отладочного молуля показана на рис. (О.! !. Обычно на плате устанавливаются: П целевой процессор; П разнообразная память даггных/програлглг (асинхронная ККАМ.
синхронная динамическая КОКАМ и др.); Глава 10. Средства разработки и отладки систем цифровой обработки сигналов 40у П тактовые генераторы и система синхронизации; П интсрфейсьг распгнрения памяти и периферии лля полкдючсния дополнительной памяти и другой периферии, установленных на дочерних гпатах; П хост-интерфейс; П разнообразный аудпонптерфейс, вкгючаюший стереовхолы микрофона и линейные стереовыхолы; П разнообразггая программируемая ло~ика лля управления платой; П встроегпгый )ТАО-зм)гдятор; П система хгектропитания; П группа переключателей, обеспечггввюгцих копфшурировацнс молуля независимо от компьютера: П интерфейс шины !КА (РС!) лля подключения к компьютеру. Кроме перечисленного оборудования, плата может солсржать другие устройства н разъемы: например.
отладочный мол|уль С6000 ЕтгМ имеет внешний разъем питания и разъем для подключения внутрисхемного эмулятора ХОК5)0 с целью использования модуля вие компьютера. Отлалочный модуль КЕТМПЫ!е, разработанный под платформу ТМК320С5000, имеет набор высокоскоростных как синхронных, так н асинхронных последовательных портов со скоростью обмсна до 80 Мбитггс и возможностью подключешгя к стандартным спнхронггым потокам.
10.2. Программные средства отладки 10.2.1. Симуляторы системы команд Саиугяторы гнгтлнмы коггпнгг, нли просто гилгу,гяллоры, являготся программа- мн, пмигпрукяцимн работу того нли гпюго процессора только на уровне его команд. Симуляторы отображают: П комаплы программы, разработанной для процессора, П состояние регистров н результаты вычислении; П состояние памяти; П время выполнения команлы в циклах процессора, а также другие харакгеристикп и параметры рсзультатов выполнения иссле- дуемой программы. Обычно перед испытанием па аппаратных средствах программа (илп ее от- лельные блоки) проверяется на снмуляторе, хотя опьгтныс разработчики систем Н ради зконолгии врсмсгш и удобства используют только отлв- НОС лочные мшгулгг.
Глава 1О. Средства резрабпжи и отладки систем цифровой обработки сигналов 409 408 длгпрнпиы и процессоры циФровой обработки сигналов Симуляторы являются кмочевым ннсгрумснтом для отладки и оптимизации программного пролукта и предоставляют пользователго возлгожность как пошагового, так и автоматического выполпсшгя программы, а также управлять содержимым регистров и памяти. Спмуляторы разрабатываются лля кажлага образца пропессара и могут существенно отличатьси по своим характеристикам.
Основными показателями, отличающими симуляторы от других програмлгных средств разработки. являются: точность, скорость, сложность, поддержка отладки н оптнлгизации, паллержка точек астапова. Рассмотрилг этн п оказатсли. С! Точность. С точки зрения процесса вычисления представляют интерес два рода точности: функциональная точность и точность синхронизации, ° Функцнонпльнпн гнпкггпгть отображает верность, с которой симулятор моделирует функциональные возможности процессора.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
