Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 199
Текст из файла (страница 199)
8.10, при внешней обратной связи. 8.6. Найдите значение/', для всех ИС типа ОАЬ, перечисленных в табл. 8.10, при внутренней обратной связи. 910 Глава 8. Практическая разработка схем последовательной логики 8.7. Напишите программу на языке АВВЕ для устройства, реализуемого на ПЛу 16Ч8, которое по своим функциональным возможностям было бы идентично ИС 74х374. 8,8. Напишите програгаму на языке АВЕ1. для устройства, реализуемого на ПЛУ ОА1.
! 6Ч8 или СА1. 20Ч8, которое но своим функциональным возможностям было бы идентично ИС 74х377. 8.9- Сравните между собой задержки распространения сигнала от входа АУАН0 до выхода выбора кристалла у двух схем декодирования, приведенных на рис. 8. ! 5 и 8. ! 6. Предположите, что в обоих случаях используются за~целки 74ЕСТ373 и ! 0-наносекундные ПЛУ 16Ч8С. Повторите упражнение для задержки от входа АВ03 до выхода выбора кристалла. 8.10.Что произойдет, если в схеме на рис.
7.38 переключающиеся по фронту 0- триггеры заменить 0-зашелками? 8.11.Перепишите приведенную в табл. 8.12 программу на языке АВВЕ так, что- бы устройство выполняло функции декадного счетчика 74х162. 8.12 Перепишите приведенную в табл. 8.12 программу на языке АВВЕ так, чтобы устройство выполняло функции реверсивного счетчика 74х! 69. Достаточно ли для этого возможностей ПЛУ 16Ч8? 8.1З.В какой последовательности считает схема, изображенная на рис. Х8.13. Рис. Х8.13. 74х1вв сьОск 00 0~ 0а 03 8 14.Как будет вести себя счетчик, приведенный на рис. 8.36, если вместо ИС 74х163 включить микросхему 74х! 6 !? 8.15.Как будет вести себя счетчик, приведенный на рис.
8.36, если нижний вход элемента 02 соединить с С!А, а не с С!В? 8.16.На входы ЕНР, ЕИТ, А и 0 счетчика 74х163 постоянно подан высокий уро- вень, а на входы В и С вЂ” низкий. На входах загрузки и сброса действуют Упражнения 911 сигналы Ь!Э Ь=(ОВ ОС)'иСЬВ Ь=(С!С С83)'соответственно. НавходСЬК поступает тактовый сигнал от источника, работающего в непрерывном режиме. Нарисуйте временные диаграммы для этой схемы. Предположите, что счет начинается с состояния 0000, и запишите последовательность сигналов на выходах О!Э, ОС, С)В и С)А на следующих 15 тактах.
8.17.Определите длительность паразитных импульсов на выходе у2 Ь декодера 74х138, изображенных на рис. 8.43, в предположении, что внутренняя структура данной ИС имеет вид, указанный на рис. 5.37(а), и что задержка каждого вентиля внутри этой микросхемы равна 10 ис. 8.18.Запишите последовательность состояний 4-разрядного регистра сдвига с линейной обратной связью, представленного на рис. 8.68 и задаваемого табл.
8.21, начиная с состояния 0001. 8.19. Рассчитайте минимальный период тактового сигнала длн устройства обработки данных, приведенного парис. 8 82. Воспользуйтесь максимальными значениями задержек распространения сигнала из табл, 5.3 для комбинационных микросхем семейства ЬЯ-ТТЬ. Если у вас нет под рукой подходящего справочника с истинными значениями параметров ТТЛ-схем, то предположите, что всем регистрам требуется, как минимум, 10-наносекундное время установления по входам и что у каждого из них задержка распространения от тактового входа до выхода равна 20 нс. Укажите, чтб именно вы предполагаете о задержках в управляющем устройстве.
8.20.Рассчитайте значения МТВГ для синхронизирующего устройства, построенного по схеме на рис. 8.96 с использованием ИС 74Г74, в предположении, что тактовая частота равна 25 МГц, частота асинхронных переходов составляет ! МГц, время установления ИС 'Г74 равно 5 нс, а время удержания равно нулю.
8.21.Рассчитайте значение МТВГ для синхронизирующего устройства, приведенного на рис. Х8.2! в предположении, что частота тактового сигнала равна 25 МГц и частота асинхронных переходов составляет 1 МГц, а время установления г и задержка распространения г 4 от тактового входа до тиар ро выходов 0 и О!Ч для ИС 74АЬБ74 равны 10 нс. Рис. ХВ.21. синкронивирувщее устройство 74АЬВ74 74АЗ.874 Автнсгн !асинкронны вкояной сигнв сьОск !систеыный тактовый сигнал) 912 Глава 8.
Практическая разработка схем последовательной логики Задачи 8.22. Что должно быть сказано в справочнике по ТТЛ-схемам о кратковременном замыкании на землю выходов вентилей, применяемых в схеме защиты от дребезга, показанной на рис. 8.5? 8.23. Исследуйте работу схемы защиты от дребезга, показанной парис. 8.5, если в ней используются инверторы из ИС 74НСТ04; повторите эту задачу для инверторов из ИС 74АС04. 8.24.
Пусть от вас требуется построить схему, вырабатывающую логический входной сигнал без дребезга от однополюсного переключателя на одно направление [з1п8!е-ро!е, з1п8гемйгов (8Р8Т) зМ1сй). С какой проблемой вы при этом столкнетесь? 8.25. Объясните, почему шинный фиксатор уровня на КМОП-схемах не будет хорошо работать на шинах с тремя состояниями, к которым подключены ТТЛ-устройства.
(Указание: Учтите входные характеристики ГГЛ-схем.) 8.26. Напишите единую УН[Н.-программу для устройства, в котором фиксация и декодирование адреса совмещены, согласно схеме на рис. 8.16 и по принципу, реализованному в табл. 8.2. Назовите сигналы на выходе схемы, запоминающей адрес, ьА[1рл0). 8.27. Постройте 4-разрядный счетчик со сквозным переносом на четырех 0- триггерах без использования других компонентов. 8.28. Чему равняется максимальная задержка распространения от тактового входа до выхода в 4-разрядном счетчике со сквозным переносом нз задачи 8 27, если счетчик построен на триггерах 74НСТ? Повторите эту задачу для триггеров 74АНСТ и 74Ь874. 8.29.
Постройте 4-разрядный счетчик, считающий в обратном направлении, на четырех О-триггерах без использования других компонентов. 8.30. Что ограничивает максимальную скорость счета в счетчике со сквозным переносом, если нет необходимости в том, чтобы результат счета можно было считывать в любой момент времени? 8.31.
Для схемы счетчика из задачи 8.27 и с учетом ответа на вопрос, заданный в задаче 8.30, найдите максимальную скорость счета (частоту) для 4-разрядного счетчика со сквозным переносом на триггерах 74НСТ. Повторите эту задачу для триггеров 74АНСТ и 74[,874. 8.32. Напишите формулу для максимальной частоты тактового сигнала последовательного синхронного двоичного счетчика, схема которого приведена на рис. 8.28.
Пусть в вашей формуле г означает задержку распрострато нениЯ от входа Т до выхода О в каждом Т-тРиггеРе, г,и — ерема установления по входу Е[Ч по отношению к нарастающему фронту сигнала Т, а ~„~- залержку в вентиле И. 8.33. Повторите задачу 8.32 для параллельного синхронного двоичного счетчика, схема которого приведена парис. 8.29, и сравните результаты этих дву" задач.
Задачи 913 8.34. Повторите задачу 8.32 для п-разрядного синхронного последовательного двоичногосчетчика. 8.35. Повторите задачу 8,32 для п-разрядного синхронного параллельного двоичного счетчика. При каких значениях л ваша формула уже не будет справедлива? 8.36.
Воспользовавшись 4-разрядным двоичным счетчиком 74х!63, постройте счетчик по модулю 11 с последовательностью счета: 3, 4, 5, ...,! 2, 13, 3, 4, 8З7. Поищите в справочнике принципиальную схему синхронного декадного счетчика 74х162 и составьте для него таблицу состояний в духе табл. 8.11, отразив в ней, а частности, поведение счетчика при попадании в нормально неиспользуемые состояния 10-15. 8.38. Постройте синхронный счетчик путем последовательного включения ИС 74х163 с параллельной логикой разрешения, как в схеме на рис.
8.29, так, чтобы максимальная скорость счета в нем была такой же, как у любой из этих микросхем, при числе разрядов, доходящем до 36 (девять ИС '163). Определите максимальную скорость счета, воспользовавшись сообщаемыми производителем значениями задержек в наихудшем случае для ИС ' 163 и для компонентов малой степени интеграции, примененных в межкаскадных соединениях. 8.39. Постройте счетчик по модулю 129 на двух ИС 74х163 и одном инверторе. 8 40 Напишите программу на языке АВЕЬ для 8-разрядного счетчика по модулю Ф с входом загрузки в расчете на реализацию в ПЛУ РАЬ 22Ч!0; модуль счета Ч пусть задается в программе постоянной м.
8 41 Постройте тактируемую синхронную схему с четырьмя входами МЗ, 'г!2, 'г!! и !ЧО; пусть сигналами на этих входах представлено число Ж из интервала 0— ! 5. У схемы имеется единственный выход 2, сигнал на котором принимает единичное значение точно на Ч тактах в пределах интервала длительностью 16 тактов (предполагается, что значение достается постоянным на интервале наблюдения). (Указания: Воспользуйтесь комбинационной логикой и включите ИС 74х163 так, чтобы получился делитель частоты на! 6, работающий в непрерывном режиме. Такты, на которых сигнал 2 имеет единичное значение, должны быть возможно равномернее распределены в пределах интервала наблюдения; другими словамн, — на каждом втором такте при Аг = 8, на каждом четвертом такте при Ф = 4 и т.д.) 8 42 Видоизмените схему из задачи 841 таким образом, чтобы на выходе 2 вырабатывалось Ж переходое в интервале длительностью 16 тактов.
Схему, которая у вас получится, называют двоичным умножателем частотлы (п1пагу гаге яи1йр?1ег); в свое время продавалась такая ТТЛ-схема средней степени интеграции 7497. (Указание: Стробируйте тактовый сигнал выходным сигналом схемы из предыдущей задачи.) 8 43 Повторите задачи 8.4! и 8А2 для случая, когда имеется 8-разрядный вход 1Ч? ... а!О, написав программу на языке АВЕЬ, предусматривающую реализацию каждой из схем в одном ПЛУ типа РАЬ22Ч10.
014 Глава 8. Практическая разработка схем последовательной логики 8.44. Повторите задачи 8.41 и 8.42 с 8-разрядным входом 197 ... 190, описав каждую схему поведенческой ЧНРЕ-программой. 8.45. В последнюю минуту к разработчику (к автору!) обратились с просьбой дополнить возможности устройства еще одной функцией, когда на печатной плате оставалось место только для одной ИС средней степени интеграции с 16 выводами. На гшате уже имелся 16-мегагерцный тактовый сигнал МСЕК и свободный сигнал выбора ЯЕ(„поступающий от микропроцессора.
От разработчика требовалось, чтобы вырабатывался новый тактовый сигнал ()С1 К с частотой 8 МГц или 4 МГц в зависимости от значения ЕЕ1.. Хуже всего, что на плате не было свободных вентилей в ИС малой степени интеграции и требовалось, чтобы коэффициент заполнения у сигнала 0С(.К был равен 50'ц иа обеих частотах. Разработчик придумал схему за пять минут. Теперь ваша очередь сделать то же самое. (Указание: К моменту решения этой задачи разработчик был убежден, что основным «строительным элементом» для «хитрых» последовательностных схем является ИС 76х163.) 8.46. Постройте счетчик по модулю 16 с последовательностью счета 7, 6, 5, 4, 3,2, 1,О, 8, 9, 1О, 11, 12, 13, 14, 15, 7, ... на одной ИС 74х169 с использованием самое большее одного корпуса ИС малой степени интеграции.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
