Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 189
Текст из файла (страница 189)
8.79, является то, что во всех блоках — в управляющем устройстве, в устройстве обработки данных, во входном блоке и выходном блоке — используется один и тот же общий тактовый сигнал. Рис. 8.80 служит иллюстрацией того, что происходит в управляющем устройстве и в устройстве обработки данных в пределах одного периода тактового сигнала: 1.
Спустя небольшое время после начала очередного периода устанавливается состояние управляющего устройства н принимают установившиеся значения регистровые выходные сигналы устройства обработки данных. 2. Затем, спустя время, определяемое задержкой комбинационной логики, устанавливаются значения сигналов на выходах типа Мура управляющего конечного автомата. Для устройства обработки данных эти сигналы являются управляющигви входными сиенаваии. Именно ими определяется, какие функции выполняет устройство обработки данных на остающейся части периода тактового сигнала: например, выбор адреса в памяти, пути прохождения сигнала в мультиплексоре или реализация арифметического действия. 3.
Ближе к концу периода тактового сигнала в устройстве обработки данных вырабатываются и становятся доступными управляющему устройству выходные сигналы условий типа обнаружения нуля или переполнения. 4. В конце периода тактового сигнала, к моменту времени, который непосредственно предшествует началу интервала, задаваемого временем установления, логикой переходов в управляющем конечном автомате определяется следующее состояние; оно зависит от текущего состояния, а также от сигналов на командных входах и входах условий.
Примерно к этому же времени результаты вычислений в устройстве обработки данных оказываются готовыми к тому, чтобы быть загруженными в регистры этою устройства. 5. С приходом фронта тактового сигнала описанный цикл может повторяться. Сигналы на управляющих входах устройства обработки данных, являюши вся выходными сигналами управляюшего конечного автомата, могут быть сигналами типа Мура, Мили нли сигналами на конвейерном выходе Мили; приведенные на рис.
8 80 временные диаграммы относятся к случаю выходов типа Мура. С иг- 8.7. Методология синхронного проектирования 869 налы на выходах типа Мура или на конвейерных выходах типа Мили управляют работой устройства обработки данных в строгом соответствии с текущим состоянием и последними значениями входных сигналов, но это воздействие не зависит от сигналов условий, вырабатываемых устройством обработки данных в этан периоде тактового сигнала. Это повышает гибкость системы, но одновременно требует большего времени для правильной работы, поскольку много большими становятся задержки распространения сигнала, что приводи~, как минимум, к увеличению требуемого периода тактового сигнала.
Кроме того, выходы типа Мили не должны замыкаться в петли обратной связи; например, подача сигнала добавления 1 на вход сумматора при ненулевом сигнале на выходе сумматора вызовет осцилляции, если число на выходе сумматора равно -1. сгсск тако Рис. 8.80. События, происходящие в синхронной системе а пределах одного периода тактового сигнала 1. Состояние управляющего устройства и сигналы на регистровых выходах устройства обработки данных 2. Сигналы на управляющих входах устройства обработки данных 3 Сигналы условий, вырабатываемые устройством обработки данных 4.
Результирующие сигналы на входах устройства обработки данных и входные сигналы возбуждения в управляющем устройстве эа!я1 — установившиеся значения КОНВЕЙЕРНЫЕ ВЫХОДЫ ТИПА МИЛИ В разделе 7,3.2 говорилось, что у некоторых конечных автоматов бывают конвейерные выходы типа Мили. Если бы временные диаграммы, приведенные на рис. 8.80, относились к случаю конвейерных выходов типа Мили, то значения сигналов на этих выходах устанавливались бы раньше в пределах цикла в тот же самый момент, что и значения сигналов на выходах, отображающих состояние управляющего конечного автомата.
Возникновение установившихся значений сигналов на этих выходах раньше, нежели в случае выходов типа Мура, когда сигналы должны пройти через комбинационную логику с соответствующей задержкой, позволяет, в принципе, всей системе в целом работать с тактовым сигналом болылей частоты. 870 Глава 8. Г1рактическая разработка скем последовательной логики Регистр сдвига, в котором первоначально хранится множитель, а затем, по мере выполнения алгоритма, накапливаются млад- шие разряды произведения. Первоначально очищенный регистр, в котором, по мере выпол- нения алгоритма, накапливаются старшие разряды произведения.
Регистр, в котором на протяжении всей процедуры хранится мно- жимое. Комбинационная функция, значение которой равно 9-разрядной сумме НРЯ00 и МСИ0, если младший разряд в МРУ/ьРЙ00 равен 1, и — НРН00 (растянутому до 9 битов) в противном случае. М РУ/(.РЖЮ НР1ЧОЮ МСИ0 мгтс Рис. 8.81. Регистры и функции, используемые в елгоритме умножения посредством сдвига и сложения С помощью регистра сдвига МРу/(.РВ00 достигаются две цели: в процессе выполнения алгоритма в нем хранятся еще не принятые во внимание биты множителя (справа) и неизменяемые биты произведения (слева).
На каждом шаге содержимое этого регистра сдвигается вправо на один разряд с потерей того бита множителя, который только что был принят во внимание, перемещением очередного бита множителя, которому предстоит быть принятым во внимание, в крайнее правое положение и загрузкой в крайнюю левую позицию еше одного 8.7.2. Пример построения синхронной сис Гемы В этом разделе приводится типичный для пракгики пример, позволяющий рассмотреть ряд вопросов, которые возникают при проекгировании синхронной системы, Этим примером будет схема умножения посредствам сдвма и сложения (я/н)1-анг/-а /г/ тий/р//ег), действующая согласно алгоритму, описанному в пара графе 2.8, когда операндами являются целые числа без знака.
В устройстве обработки данных такой системы используются стандартные комбинационные и последовательностные элементы, а ее управляющее устройство описываегсд диаграммой состояний. На рис. 8.81 указаны регистры и функции устройства обработки данных, необходимые для выполнения 8-разрядного умножения; 8.7. Методология синхронного проектирования 871 бита произведения, который уже останется неизменным при выполнении остав- шейся части алгоритма. а ьа и зим шкк ~ОМСИО ~ мили Рис. 8.82. Устройство обработки данных в 6-разрядном двоичном умножи- теле, действующем по правилу сдвига и сложения Этим сигналом разрешается загрузка множимого в регистр 01.
Этим сигналом разрешается загрузка Н Р[тОР в регистр 06. Если значения этой пары сигналов равны 11, то разрешается загрузка на следующем такте МРУ/~РН00 в регистр, состоящий из ИС 02 и 03. На время выполнения процедуры умножения этим сигналам присваиваются значения 01, и этим разрешается регистру осуществлять сдвиг вправо; в другие моменты времени эти сигналы имеют значения 00, что предохраняет содержимое регистра от изменений. На рис. 8.82 приведена схема устройства обработки данных на ИС средней степени интеграции.
Перед началом процедуры умножения в два регистра загружаются множитель МРУ [7;01 и множимое МСНЮ [7:О[. Когда процедура умножения завершается, произведение оказывается выведенным на шины НР[7:О[ и 1-Р[7'01. Устройством обработки данных управляют следующие сигналы: 1.11МСНО 1. 1.0НР 1. МРУЗ[1:03 В72 Глава 8. Првктвчвсквв разработка схем послвдоввтвльной логики ЗЕСЗ0М Когда этот сигнал имеет активный уровень, через мультиплексоры 07 и 06 проходят выххщные сигналы сумматоров 04 и 05, представляющие собой сумму НРВОС и множимого МС.
Когда сигнал ЗЕЕЯ0М имеет неактивный уровень, на выходы мультиплексоров проходит НРВОО. При подаче этого сигнала на выходах мультиплексоров 07 и 08 устанавливаются нули. СЕЕАЯ Управля7ощее устройспю умножителя показано на рис. 8.83; там же приведено устройство обработки данных. Управляющее устройство запускает устройство обработки данных и обеспечивает выполнение им процедуры умножения по шагам. Управляющее устройство разбито на счетчик (010) и конечный автомат с диаграммой состояний, представленной на рис.
8.84. СООСК ЯЕОЕ7 втьвт ОР~7 О~ НП7 О! Рис. 8.83. Управляющее устройство для 8-разрядного двоичного умножи- теля, действующего по правилу сдвига и сложения На диаграмме состояний указаны следующие входные и выходные сигналы: ВЕЗЕТ Входной сигнал сброса, возникающий при включении питания. ЗТАВТ Поступающий извне командный входной сигнал, по которому начинаетсяя процедура умножения. МРУО Входной сигнал условия, поступающий от устройства обработки данных и представляющий собой очередной бит множителя, который следует принять во внимание.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
