Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 188
Текст из файла (страница 188)
864 Глава 8. Практическая разработка схем последовательной логики На рис. 8.75 в качестве примера приведена основная схема постедовалкиь ново комларатора (зепа1 соглрагагог). Затененный участок схемы тождестве. нен одному модулю итерационного компаратора, изображенного на рис. 5 8п Более подробная схема полазана на рис. 8.76 в предположении, что компарато ратор собирается на основе ИС малой степени интеграции. В схеме предусмотрен син. хронный сброс: при подаче сигнала на этот вход междукаскадный триггер на еле.
дующем такте устанавливается в начальное единичное состояние. Это началь. ное значение соответствует граничному входному сигналу итерационного комп аратора. СЬОСК Рис. 8.76. Упрощенная схема последовательного компаратора ЕО! яевет ь сьоск Рис. 8.76.
Уточненная схема последовательного компаратора С помощью последовательного компаратора л-разрядное сравнение осуществляется за л + 1 тактов. Сигнал ВЕЗЕТ Б действует на первом такте, а на слелующих л тактах этот сигнал имеет неактивный уровень, и на входы Х ну подаются биты данных. На выходе ЕО! вырабатывается результат сравнения, удерживаемый в течение периода, следующего за очередным перепадом в тактовом сигнале. На рис. 8.77 приведены временные диаграммы для последовательного сравнения в 4-х разрядах. Паразитные импульсы в сигнале ЕОО возникают в те моменты времени, когда изменяются сигналы на выходах комбинационных схем в качестве отклика на поступление новых значений сигналов на входы Х и У.
8-6 Итерационные н последовательностные схемы 866 Й ! О ~ 1 ! 2 ~ 3 и !! ! ьл сьоск йезет ь еоо ! ! ЕО! не равны равны Рис. 8.77. Временные диаграммы для последовательного компаратора На рис. 8.78 представлена схема последовательного двоичного сумматора (зепа! Ьша~у апЫег), состоящая из полного сумматора и 0-триггера и позволяюшая складывать двоичные числа любой длины. В триггере запоминается перенос между последовательными битами, возникающий при суммировании; при сбросе он устанавливается в О. На входы А и В последовательно подаются биты складываемых чисел, начиная с младшего разряда, а на выходе В в том же порядке появляются биты суммы.
полный счыыатор А В ВЕЗЕТ„'ь СЕОСК Рис. 8.78. Схема последовательного двоичного сумматора На ранней стадии развития цифровой электроники логические схемы имели большие размеры и стоили дорого; поэтому во многих компьютерах н в кап ькуляторах для выполнения арифметических действий применялись последовательные сумматоры и последовательные эквиваленты других итерационных схем.
Сегодня эти схемы почти не применяются лля нужд арифметики, но служат поучительным напоминанием о возможности пРостРанственно-временных обменов при разработке цифровых устройств. 866 Глава 8. Г1рактическая разработка схем последовательной логики 8.7. Методология синхронного проектирования В синхронной системе (зулс)ггопоиз хузгея) все триггеры переключаются по одному и тому же общему сигналу, а входы установки в единичное состояние и сброса не используются за исключением начальной инициализации системы. Хозя весь мир и не марширует под одну и ту же музыку, в пределах цифровой системы или подсистемы мы вполне можем все делать в такт с общим тактовым сигналом, При состыковке цифровых систем или подсистем с различными тактовыми сигналами обычно бывает достаточно указать ограниченное число асинхронных сигналов, требующих специальной обработки; мы увидим это в разделе 8.8,3, В синхронных системах гонки и источники опасности не страшны по двум причинам.
Во-первых, схемами классического образца, в которых мощи бы иметь место гонки и существенные источники опасности, являются только заранее отлаженные элементы, например, триггеры в дискретном исполнении или ячейки специализированной ИС, а в отношении таких элементов производитель гарантирует, что они будут работать хорошо. Во-вторых, статические, динам ические и фу нкциональные источники опасности, которыми могут обладать комбинационные схемы на управляющих входах триггеров, не оказывают никакого влияния на работу системы, так как сущегтвенны значения сигналов на управляющих входах только в такие моментгя времени, когда паразитные импульсы уже не имеют возможности оказать какое-либо воздействие.
Помимо проработки функционального поведения конечного автомата, разработчику практической синхронной системы или подсистемы необходимо решить следующие три четко очерченные задачи, без чего нельзя гарантировать надежную работу системы: 1. Найти и минимизировать разброс задержек тактового сигнала при его прохождении по разным путям, о чем пойдет речь в разделе 8.8.1.
2. Обеспечить наличие у триггеров положительного запаса по времени установления и по времени удержания с учетом возможного разброса задержек тактового сигнала в соответствии с тем, что говорилось по этому поводу в разделе 8.1.4. 3. Синхронизировать воздействие асинхронных входных сигналов с тактовым сигналом, позаботившись о том, чтобы вероятность отказа у схем синхронизации была достаточно малой; эти вопросы обсуждаются в разделе 8.8.3 и в параграфе 8.9. Прежде чем подробно разобрать эти три задачи, давайте рассмотрим общую мо- дель синхронной системы и один конкретный пример. 8.7.1. Структура синхронной системы В главе 7 примерами проектирования последовательностных схем были, главным образом, отдельные конечные автоматы с небольшим числом состояний.
Но если число триггеров в последовательностной схеме заметно больше, то неудобно (а часто и невозможно) рассматривать схему как одно целое, пос кол ьку число состояний такого конечного автомата слишком велико и нам с ним ие справиться. 8.7. Методология синхронного пРоектиРования 867 К счастью, в большинстве случаев цифровые системы или подсистемы можно Разбить на две или большее число частей. Независимо от того, что именно обрабатывается в цифровой системе, — числа, оцифрованный речевой сигнал или поток импульсов в системе зажигания, — можно считать, что в определенной части цифровой системы происходит запоминание, перенаправление, объединение илн преобразование «данных» в самом общем виде; эту часть мы будем называть устройством обработки Данных (Ыага ипп).
Что касается другой части, которую мы будем называть управлянэи1ииустройством (сопгго1 ипн), то она производит запуск или остановку устройства обработки данных, проверяет правильность его функционирования и, в зависимости от обстоятельств, решает, что надо делать дальше. Как правило, только управляющее устройство необходимо разрабатывать как конечный автомат.
Об устройстве обработки данных и о его компонентах обычно можно думать на более высоком уровне абстракции, например: Рвеистры. Совокупность триггеров параллельно загружается многими битами «данных», которые затем могут быть использованы или извлечены все вместе. Специализированные функции. В этом случае речь может идти о многоразрядных счетчиках или регистрах сдвига, в которых по команде происходит приращение или сдвиг их содержимого. ' Память, предусматривающая запись и чтение.
Совокупность отдельных защелок и триггеров, рассматриваемых как единое целое с точки зрения возможности записи и считывания, Первые две темы уже обсуждались нами ранее в этой главе, а последний вопрос будет рассмотрен в главе 10. СьОСК Рвзс. 8.79. Структура синхронной системы 868 Глава 8. ПРактическая разработка схем последовательной логики На рис.
8.79 в самом обшем виде представлена блок-схема системы, где, помимо управляющего устройства и устройства обработки данных, явным об. разом включены входной и выходной блоки; впрочем, выполняемые этими бло ками функции легко включить в то, что делает устройство обработки данных Управляюшее устройство представляет собой конечный автомат с комавдпы ,ии входачи (солппапг/ /иригв) и входами условий (сопг/В/оп /п/зим) сигнала ми на командных входах определяется функция, которую должен выполнить автомат, а сигналы на входах условий вырабатываются устройством обработки данных. На командные входы сигналы поступают от другой подсистемы или от пользователя, и ими устанавливается режим работы управляющего конечного автомата (В(1й/НА1Т, ЙОРМА(./ТОЙВО и т.д.). Сигналы на входах условий позволяют управляющему устройству изменить свое поведение, как того требуют обстоятельства, по результатам работы устройства обработки данных (ЕЕВО ОЕТЕСТЮН, МЕМОВУ Е011 н тд.) Ключевым моментом в структуре, приведенной на рис.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
