Айфичер Э., Джервис Б. Цифровая обработка сигналов, практический подход (2-е изд., 2004) (1095888), страница 149
Текст из файла (страница 149)
12.6.1.2. Цифровой БИХ-фильтр На рис. 12.39 показана архитектура канонического БИХ-фильтра второго порядка. В данном случае память для хранения данных содержит данные внутреннего узла го(п). Стандартное звено второго порядка на рис. 12.39, а характеризуется следующими уравнениями: ю(п) = з, х(п) — азгс(п — 1) — аггс(п — 2), у(п) = Ьогс(п) + Ьгог(п — 1) + Ьгш(гг — 2), где х(п) представляет входные данные, а гс(п) — внутренний узел, у(п) — выходная выборка фильтра, зг — масштабный коэффициент.
:12.6.2,:,;: Аппаратные процессоры БПФ ДПФ принимает набор из Аг выборок во временной области и преобразовываег их в набор из Аг выборок в частотной области Х(/с). Для эффективного расчета коэффициентов ДПФ Х(Ь) используется БПФ. Основной операцией в БПФ является "бабочка", которая характеризуется следующими уравнениями: А' = А + И'~лВ, В'=А-И„"В, где А и  — пара комплексных выборок на входе "бабочки", А' и В' — выходы "бабочки", Иггг — комплексный настроечный параметр.
Каждая "бабочка*' требует комплексного умножения, т.е. И'ля В, комплексного сложения и комплексного вычитания. На рис. 12.40 показана прямая аппаратная реализация процессора для вычисления "бабочки" с использованием отдельных блоков комплексных арифметических устройств: комплексного умножителя и пары комплексных накопителей. Комплексный умножитель вычисляет общие члены ИгпьВ. В двух комплексных накопителях вычисляются два выхода "бабочки", А' и В'. Используя комплексный умножитель РПБР!6112А (Мйе1) и пары комплексных накопителей (РПБР16318А), можно реализовать однотактовый процессор для расчета "бабочки" со временем такта 50 нс.
При использовании стандартных действительных вбо Глава 12. Универсальные и специализированные процессоры ЦОС Умножнтель-накопнтсль в) Рис. П.39. БИХ-фильтр: а) структура; б) гарвардсквл архитектура бикыдратного звена л ~й В х га л' ль ийв в' л- ийв Рпс. 12.49. Схема аппаратного процессора для вычисления "бабочки" с использованием отдельных блоков комплексной арифметики 12.6. Специализированная аппаратура ЦОС 851 Шипа л Шива 4 Рис.
12.41. Упрощеииак аркитеатура аппаратиого процессора БПФ. Коитроалер и геиератор адресов ие показаны Рис. 12.42. Двоаиаа буферизация в БПФ реального времени арифметических устройств эквивалентный процессор будет состоять из четырех умножителей и шести сумматоров. Использование комплексных арифметических устройств, очевидно, позволяет обойтись меньшим числом интегральных схем и, возможно, повысить эффективность системы. На рис. 12.41 показан аппаратный процессор БПФ, построенный на базе описанного выше процессора для расчета "бабочки". Кроме того, существуют и самостоятельные высокоскоростные процессоры БПФ, такие как РОЯР16510 (М11е!).
На рис. !2.42 изображена конфигурация БПФ реального времени с двойным буфером, При расчете Аг-точечного БПФ попеременно используются оба буфера. Пока БПФ применяется к Ж-точечным данным из буфера А, буфер В заполняется новыми данными. Подобная двойная буферизация позволяет непрерывно выполнять БПФ в реальном времени без потери данных. Максимальное время завершения Ат-точечного БПФ равно промежутку 2) —— 1У Т (с). 852 Глава 12.
Универсальные и специализированные процессоры ЦОС Алгоритмы ЦОС подразумевают трудоемкие арифметические операции, в частности, умножение и сложение с интенсивным потоком данных через центральный процессор. Эффективное выполнение подобных алгоритмов в реальном времени требует аппаратной архитектуры и набора команд, радикально отличающихся от архитектуры и команд стандартных микропроцсссоров. В цифровых процессорах сигналов для этого используются гарвардская архитектура, конвейерная обработка и специализированное аппаратное обеспечение, например, быстрые аппаратные умножители-накопители и схемы сдвига, скоростная внешняя память, также в процессоры внедряется множество команд, ориентированных на ЦОС. Чтобы удовлетворять требованиям таких многоканальных, вычислительно-интенсивных приложений, как современные модемы удаленного доступа к серверу, системы мобильной связи третьего поколения, обработка мультимедийной информации, вводятся новые архитектуры.
В частности, зто архитектура УС1% (чету 1опя (пзпцсйоп зчоп(— с командными словами сверхбольшой длины) и статическая суперскалярная архитектура, которые используются в последнем поколении процессоров ЦОС. В обеих архитектурах применяются множественные тракты обработки данных и арифметические устройства, также для повышения эффективности используется параллелизм на уровне команд. Существует два типа цифровых процессоров сигналов: универсальные процессоры (которые сродни стандартным микропроцессорам, за исключением архитектур и наборов команд, приспособленных для выполнения операций ЦОС) и специализированные процессоры.
Последние используются для выполнения специфических алгоритмов ЦОС, например, цифровой КИХ-фильтрации (алгоритмические процессоры ЦОС), или для эффективного выполнения некоторых операций конкретных приложений (прикладные процессоры, или процессоры специального назначения). По сравнению с универсальными процессорами специализированные более быстрые, ио менее гибкие. В данной главе подробно рассмотрены основные идеи, реализованные в аппаратуре ЦОС, и влияние алгоритмов ЦОС на архитектуру процессоров ЦОС.
Для иллюстрации существенных моментов разобрана реализация нескольких ключевых алгоритмов ЦОС с использованием универсальных цифровых и специализированных процессоров сигналов. 12.1. Напишите краткое резюме по следующим концепциям, используя для иллюстрации ответа подходящие диаграммы: ° гарвардская архитектура; ° конвейерная обработка; ° умножитель-накопитель; Задачи вяз ° специальные команды: ° память для хранения данных и программы. Обьясните, чем гарвардская архитектура, используемая в семействе ТМБ320, отличается от строгой гарвардской архитектуры.
Сравните ее с архитектурой стандартного фоннеймановского процессора. 12.2. 1. В цифровом процессоре сигналов требуется умножитель-накопитель с трех- каскадным изнвейером. Изобразите блок-схему умножителя-накопителя подходящей конфигурации. С помощью временной диаграммы объясните работу данного умножителя-накопителя. 2. Пусть время обращения к памяти равно ! 50 нс, время умножения — 100 нс, время сложения — 100 нс, служебные издержки на каждом каскаде конвейера — 5 нс. Определите пропускную способность умножнтеля-накопителя.
Ответ прокомментируйте. 3. Требуется система ЦОС, в реальном времени выполняющая следующий алгоритм: у(п) = асх(п) + а,х(п — 1) + азх(п — 2) +... + ап 1х[п — (У вЂ” 1)). Сколько времени затратит умножитель-накопитель на получение каждой выходной выборки? 12.3. В работе [3) высокоскоростные компьютеры разбиты на следующие четыре категории: а) с одним потоком команд и одним потоком данных (зшя!е !пз!гцс!юп зГгеат, гйпй!е дага зггеюп — Б1БО); б) с одним потоком команд и многими потоками данных (гбпд1е !пзггнсйоп зисам, тц1йр1е бага зггеат — 81МО); в) со многими потоками команд и одним потоком данных (пш1йр!е !пзпосиоп з1геат, з!пя!е г!аГа зкеагп — М1БО); г) со многими потоками команд и многими потоками данных (пщ!йр1е (пмшсбоп зпеащ, пш1йр!е бага зггеащ — М1МО), где поток команд — зто последовательность команд программы, выполняемой компьютером.
а поток данных — зто последовательность данных, необходимая компьютеру для выполнения команд. Классифицируйте перечисленные ниже процессоры. Выбор аргументируйте. ° Мо!ого1а 68000; ° Ма!ого!а РБР56000; ° Апа! оя Оет!сез АОБР2100; ° Техаз 1пыпппепгз ТМБ320С50; ° Техаз 1пз1гшпеп1з ТМБ320СЗО; ° Техаз )п~пппеп!з ТМБ320С40; а Техаз 1п~пппеп!з ТМБ320С62х; и Апа!ой Оеч!сез ТБ001. Глава 12. Универсальные и специализированные процессоры цОС 12.4.
1. Обьясните, почему такие традиционные меры, как тактовая частота процес- сора, М!РЯ и МРБОРБ„могут не подходить для сравнения вычислительной эффективности процессоров ЦОС. Предложите альтернативный метод сравнения вычислительной эффективности. 2. Сформулируйте и обсудите ключевые факторы, отличные от скорости работы, которые следует учитывать при выборе процессора ЦОС для следующих приложений: а) высококачественное воспроизведение цифрового аудио; б) передача речи посредством 1Р-телефонии; в) обработка физиологических сигналов в сфере диагностики в биомедицине. 12.5. 1. Сравните вычислительную эффективность процессоров с фиксированной за- пятой ТМ8320С50, РЯР5б000 и АОБР2100 на основе выполнения внутреннего цикла !У-точечного КИХ-фильтра. Укажите сделанные предположения. 2.
Повторите п. ! для БИХ-фильтра л-го порядка с М каноническими звеньями второго порядка, соединенными каскадно. Число 1У считайте четным. 3. Повторите п. 1 для адаптивного фильтра, работающего по схеме наименьших квадратов, который определен в уравнении 112.!б). 12,6. Напишите краткое резюме по следующим концепциям, используя для иллю- страции ответа подходящие диаграммы: а) круговая адресация; б) архитектура с одним потоком команд и многими потоками данных 1з!пй!е !прог, пш!бр!е дага — 81МО); в) суперскалярная архитектура; г) архитектура с командными словами сверхбольшой длины (Уегу 1.опй 1пзггпсгюп ЧГоп1 — У1,1%); д) организация циклов с нулевыми служебными издержками.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
