Калабеков Б.А. Микропроцессоры и их применение в системах передачи и обработки сигналов (1988) (1092085), страница 6
Текст из файла (страница 6)
И если необходимо в операционном устройстве выполнить некоторую микрооперацию, достаточно из управляющего устройства по определенной управляющей цепи, соответствующей данной микрооперацни, подать сигнал (например, напряжение уровня логической 1). В силу того, что управляющее устройство определяет микропрограмму, т. е. какие и в какой временной последовательности должны выполняться микрооперации, оно получило название микропрограммного автомата. Формирование управляющих сигналов у, ...
у„ (рис. 1.3) для выполнения определенных мнкрокоманд может происходить в зависимости от состояния узлов операционного устройства, определяемого сигналами х, ... х„которые подаются по определенным цепям с соответствующих выходов операционного устройства на входы управляющего устройства. Управляющие сигналы у, ... у„могут также зависеть от внешних сигналов хкм ... хы Для сокращения числа управляющих цепей, выходящих из управляющего устройства (в тех случаях, когда оно конструктивно выполняется отдельно от операционного), микрокоманды могут определенным образом коднроваться. Поясним зто на примере.
Допустим, что в узлах ОУ предусматриваются 20 микроопераций. Пусть выполняемые в различных комбинациях они должны образовывать 470,.микрокоманд. В закодированном виде мнкрокомаиды могут представляться 9-разрядным двоичным кодом. Число комбинаций такого кода составляет 2' =- 512. Таким образом, каждой микрокоманде может быть поставлена в соответствие определенная из этих комбинаций 9-раэряд- 31 ного кода (напрнмер, 1-й микрокоманде — кодовая комбинация 000 000 000, 2-й микрокоманде — комбинация 000 000 001). Прн этом микрокоманда на входе операционного устройства будет задаваться неко. торой 9-разрядной двоичной комбинацией, для управления же выполнением мнкрооперацнй имеется 20 управляющих цепей. Возникает необходимость преобразования 9-разрядной мнкрокоманды в 20-разрядную комбинацию сигналов в управляющих цепях.
Такое преобразование может осуществляться разлнчнымн способами, например с помощью программируемой логической матрицы (ПЛМ) либо с помощью дешнфратора н элементов ИЛИ, объединяющих определенные выходы дешнфратора, соответствующие макрокомандам, при которых выполняется одна и та же микрооперация. Результаты обработки, выполненной в ОУ, снимаются с его выхо. дов яз " 2ка. 1.3. ПОСТРОЕНИЕ ПРОЦЕССОРА Существует два принципиально разных подхода к проектированию микропрограммного автомата (управляющего устройства): использование принципа схемной логики или использование принципа программируемой логики. В первом случае в процессе проектирования подбирается некоторый набор цифровых микросхем (обычно малой и средней степени интеграции) и определяется такая схема соединения нх выводов, которая обеспечивает требуемое функционирование (т.
е. функционирование процессора определяется тем, какие выбраны мнкросхемы н по какой схеме выполнено соединение нх выводов). Устройства, построенные на таком принципе схемкой логики, способны обеспечивать наивысшее быстродействие при заданном типе технологии элементов. Недостаток этого принципа построения процессора состоит в трудности использования последних достижений микроэлектроники — интегральных микросхем большой и сверхбольшой степени интеграции (БИС н СБИС). Зто связано с тем, что прн использовании схемного принципа каждый разрабатываемый процессор окажется индивидуальным по схемному построению н потребует изготовления индивидуального типа БИС.
Тогда выпускаемые промышленностью БИС окажутся узкоспецналнзнрованнымн, число выпускаемых типов БИС будет большим, а потребность в каждом типе БИС окажется низкой. Выпуск многнх типов БИС малыми сериями по каждому типу для промышленности окажется экономически невыгодным. Зти обстоятельства заставляют обратиться к другому подходу в проектировании цифровых устройств, основанному на использовании принципа программируемой логики.
Этот подход предполагает построение с использованием одной нли нескольких БИС некоторого универсального устройства, в котором требуемое функционирование (т. е. 32 их специализация) обеспечивается занесением в память устройства определенной программы (или микропрограммы). В зависимости от введенной программы такое универсальное управляющее устройство способно обеспечивать требуемое управление операционным устройством при решении самых различных задач. В этом случае число типов БИС, необходимых для построения управляющего устройства, небольшое, а потребность в БИС каждого типа высока.
Это обеспечивает целесообразность их выпуска промышленностью. До сих пор речь шла о построении управляющих устройств процессоров. Теперь рассмотрим условия для широкого использования БИС при построении операционных устройств процессоров. Можно пос1роить операционное устройство с таким набором узлов и такой схемой их соединения, которые обеспечивают решение разнообразных задач. Задача, решаемая таким универсальным операционным устройством определяется тем, какая микропрограмма хранится в управляющем устройстве. Таким образом, независимо от решаемой задачи может быть использовано одно и то же операционное устройство. Благодаря тому, что потребность в таких устройствах окажется высокой, онимогут быть построены с использованием БИС. Следует однако иметь в виду, что наивысшее быстродействие достигается в процессорах, в которых управляющее устройство строится с использованием принципа схемной логики, а операционное устройство выполняется в виде устройства, специализированного для решения конкретной задачи.
Набор БИС, обеспечивающих построение цифровых устройств, образует микропроцессорный комплект (МПК). Они представляют собой комплекты БИС, позволяющие совместно со сравнительно небольшим числом микросхем средней и малой степени интеграции создавать миниатюрные вычислительные устройства для разнообразных применений. Устройства, реализуемые с использованием МПК, — микропроцессорные устройства (МПУ). Если в устройстве, построенном на принципе схемной логики, всякое изменение или расширение выполняемых функций влечет за собой демонтаж устройства и монтаж устройства по новой схеме, то в случае МПУ благодаря использованию принципа программируемой логики такое изменение достигается заменой хранящейся в памяти программы новой программой, соответствующей новым выполняемым устройством функциям.
Такая гибкость применений вместе с другими связанными с использованием БИС достоинствами (низкой стоимостью, малыми габаритамн), а также высокая точность и помехозащищенность, характерные для цифровых методов, обусловили бурное внедрение МПУ в различные сферы производства, научные исследования и бытовую технику. Микропроцессорные устройства в свою очередь обеспечили широкое использование цифровых методов в различных технических применениях, и размах внедрения этих новых методов рассматривается как революция в технике. 2 зак. 430 зз 1.4. СИНТЕЗ ПРОЦЕССОРА СО СПЕЦИАЛИЗИРОВАННЫМ ОПЕРАЦИОННЫМ УСТРОЙСТВОМ И УПРАВЛЯЮЩИМ УСТРОР(СТВОМ НА ОСНОВЕ СХЕМНОР1 ЛОГИКИ Рассмотрнм методику построения процессора на примере реализация устройства, выполняющего операцию умножения двоичных чисел без знака.
Проиллюстрнруем выполнение операции на примере умножения двоичных чисел ! 101 и 10!1: 1 ! О 1 — множимое гс 1 0 1 1 — множитель 1 1 О 1 — 1-е частичное произведение ! 1 0 1 — 2-е частичное произведение ΠΠΠΠ— 3-е частичное произведение 1 1 О 1 — 4-е частичное произведение 1 0 0 О 1 1 ! 1 †произведен Предусмотрим суммирование частичных произведений, начиная с младшего частичного произведения.
В табл. 1.! приведена схема выполнения операции. В исходном состоянии регистры К, н Й, хранят соответственно множимое н множитель, регистр Й э установлен в нулевое состояние. Анализируется содержимое младшего разряда регистра К,. Так как в рассматриваемом примере этот разряд содержит единицу, то 1-е частичное произведение равно множнмому н оно прибавляется к содержимому регистра Кэ, используемому для накопления суммы частичных произведений.
Далее производится сдвиг на один разряд вправо содержимого регистров К, н Й„, причем выдвигаемый прн сдвиге нэ регистра Йэ младший разряд числа (не принимающий участия в последующем суммировании частичных произведений) передается в освобождающийся прн сдвиге старший разряд регистра К,. В младшем разряде регистра К оказывается 2-й разряд множителя. Анализ младшего разряда регистра Й вновь обнаруживает в нем единицу н производится прибавление множнмого (2-го частичного произведения) к сдвинутому вправо 1-му частичному произведению в регистре К,.
В регистре К, образуется сумма двух первых частичных произведений. Заметим, что прн суммировании может возникнуть перенос нз старшего разряда, его необходимо запомнить, вдвигая затем прн сдвиге в старший разряд регистра Йэ. Производится очередной сдвиг содержимого регистров Й,нЙ,. 34 Гадлича 11 ПУнтеитель и младшие разряды произдедгнип ГлгУ' Старшие разряды произдедения (лз) дыполняамое дейстдие ПУнотимоо (лу) УСУ 1 Исподнее состояние пипа 1101 п 11 аУ— а 011 0 + У 101 1101 ь ! 1 ! ! 1 Суммирпдание Сддиг Гдз/ и (пг/ -'м11 01 Суммиродание Сддие Я~) и (дг) Сддиг (дг) и у'Пг) аи у у— и 1001— И ПУПС -ъ 1101 У 11 И -ы1111 Суммиродание сддиг (пзУ и Упг) 1» — 0001 —, п ~1 ппп -ы111 У ароиздедеяие СИНТЕЗ ОПЕРАЦИОННОГО УСТРОЯСТВА В соответствии с описанным выше процессом для выполнения опеации умножения необходимо в операционном устройстве иметь региры К,, й„ь(з, сумматор (См) и счетчик (Сч) числа повторений цикла.
На рис. !.4 показана структурная схема операционного устройстВа. В регистре йз предусмотрены микрооперация сдвига содержимого Юа один разряд вправо, выполняемая под действием управляющего сигУьала Уь, и микРоопеРациа пеРесылки в стаРший РазРЯд этого Регистра содержимого младшего разряда регистра Кз, выполняемая под дей'йь 35 В младшем разряде регистра К, обнаруживается нуль (3-й разряд (иножнтеля), частичное произведение равно нулю и суммирование не йгроизводнтся.
Осуществляется очередной сдвиг. В младшем разряде регистра Кз выявляется единица (4.й разряд 'ножителя), прибавляется очередное частичное произведение н после полнения сдвига регистр Кз содержит старшие разряды произведена, а регистр Кз -- младшие разряды произведения. Из приведенного описания видно, что процессы при выполнении ум(еожения носят циклический характер. В каждом повторении цикла выЬолняются следующие действия: анализируется содержимое младшего РазРЯда РегистРа Йз; если оно Равно единице, пРоизводитсЯ пРибавлепуне множимого к содержимому й;, осуществляется сдвиг содержимого егистров К з и К з.
Число повторений цикла равно числу разрядов мноителя. ствнем управляющего сигнала уя. Сумматор См производит суммирование чисел, поступающих с выходов регистров )1, и К а; для хранения переноса, который может возникнуть из старшего разряда прн суммировании, в нем предусмотрен дополнительный (и + 1)-й разряд. Результат выполненной в сумматоре операции при наличии управляющего сигнала у, принимается в регистр )с „который должен иметь то же число разрядов п + 1, что и сумматор. Кроме микрооперации приема суммы, в регистре й а предусмотрены микрооперации установки нулевого значения и сдвига его содержимого на один разряд вправо, выполняемые соответственно под действием управляющих сигналов у, и уа.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
