Калабеков Б.А. Микропроцессоры и их применение в системах передачи и обработки сигналов (1988) (1092085), страница 35
Текст из файла (страница 35)
Пример 4.2. Составить программу нахождения наибольшего элемента в массиве А)(К из 100 однобайтовых чисел без знака. Программа п иведена в табл. 4.8. Г рограмма построена для поиска максимального элемента в массиве длиной Л()(, равной!00 (это значение присвоено КК псевдокомандой ЕЯ1!). Далее в программе в качестве длины массива использовано имя Л(К.
Следовательно, для того чтобы программа была пригодна для Таблица 4.б длины массива, отличного от 100, достаточно в ней изменить лишь оператор ЕЯь), присваивая в нем )ь!й другое значение. В команде М!: МОЧ В!., Айй !ОП использована адресация с индексированием. Адрес элемента массива здесь определяется суммированием Ак)т + (Р!). Этот элемент пересылается в регистр В1, чтобы затем в следующей команде его сравнить с содержимым регистра АЕ !хранящего наибольший из ранее просмотренных элементов массива).
Программа использует в памяти два сегмента: для хранения кодов команд — сегмент с базовым адресом СООЕ5ЕО в регистре С5 и для хранения данных — сегмент с базовым адресом ОАТА5ЕО в регистре !)5. МИКРОПРОЦЕССОРНЫЕ УСТРОЙСТВА НА ОСНОВЕ МПК СЕРИИ К589 5.1. СОСТАВ МИКРОПРОЦЕССОРНОГО КОМПЛЕКТА Микропроцессорный комплект серии К589 предназначен для построения микропроцессорных устройств высокого быстродействия с тактовой частотой до 10 МГц.
В табл. 5.1 приведены некоторые данные микросхем, входящих в состав серии. Приведенное в графе разрядности центрального процессорного элемента !ЦПЭ) значение 2п означает, что микросхема имеет разрядность 2 бита, но допускает при построении операционного устТаблица 5.1 л о с и н е с. а н с о су аа е нс ни ы н о е с» йо н с а й оое м ню Тнп микро.
схемы Ннхннсеине микросхемы 2а 8 8 4 4 8 0,04 0,5 1б !99 К589И КО! К589ИК02 К589ИКОЗ К589ИР12 К589АП!6 К589АП26 К589ИК14 К589РЕ4 Блок микропрограммного управления Центральный процессорный элемент Схема ускоренного переноса Миогорежимимй буферный регистр Шинный формирователь Шинный формирователь с инверсией Блок приоритетного прерывания Микропрограммное ЗУ иа [256Х4! бит 0,02 0,1 0,02 0,08 0,02 0.02 О,! 0,4 0,85 0,4 0,45 0,45 0,45 0,65 40 28 28 24 16 16 24 ройства расширение разрядности обрабатываемых данных до 2п бит путем объединения л микросхем ЦПЭ.
Все микросхемы серии выполнены по технологии ТТЛШ, используют напряжение питания 5В~5 % и имеют допустимый диапазон рабочих температур — 10 ... + 70'С. Они совместимы со всеми серийными интегральными микросхемами типа ТТЛ (серии К!55,К555 и др.), т. е. не требуют устройств согласования при передаче выходных сигналов на входы микросхем типа ТТЛ либо при передаче выходных сигналов микросхем типа ТТЛ на входы микросхем микропроцессорного комплекта. 5.2. ПОСТРОЕНИЕ ОПЕРАЦИОННОГО УСТРОЙСТВА ПЕНТРАЛЬНЫй ПРОПЕССОРНЫН ЭЛЕМЕНТ К889НК02 Структурная схема.
Центральный процессорный элемент предназначен для обработки двухразрядных данных. Прн построении операционного устройства с ббльшим числом разрядов объединяется соответствующее число микросхем ЦПЭ. Рассмотрим назначение отдельных узлов ЦПЭ (рис.
5.!). Для хранения данных предусмотрены !2 регистров: аккумулятор АС, близкий к нему по функциональным возможностям регистр Т н 10 регистров общего назначения !1~ ... Е,. Блок регистров снабжен демультиплексором выборки входов и мультиплексором выборки выходов регистров. С помощью этих устройств по коду адреса в блоке регистров находится соответствующий регистр в зависимости от выполняемой операции используемый в качестве источника либо приемника операндов. Кроме указанных 12 регистров предусмотрен регистр адреса (РА) для хранения двух разрядов адреса оперативной памяти. В АЛУ выполняются операции над двухразрядными данными, для приема которых в АЛУ предусмотрены два входа. На каждый вход данные принимаются с выходов соответствующих мультиплексоров А и В. Мультиплексор А осуществляет подключение к первому входу АЛУ одного из трех источников данных: входа М, одного из регистров (выбранного мультиплексором блока регистров) либо аккумулятора АС.
Мультиплексор В имеет также три входа, на которые принимаются двухразрядные данные со входа В, с выхода аккумулятора и входа К. Особенность работы мультиплексора В состоит в том, что в зависимости ат выполняемой операции он может передавать на второй вход АЛУ поразрядную конъюнкцию данных, поступающих из АС и входа К, со входов В и К либо непосредственно данные со входа К. Такое построение мультиплексора В обеспечивает возможность выделения (так называемого маасираваиия) определенных разрядов данных, принимаемых со входа В либо из АС, путем установления соответствующего 200 кода на входе К либо возможность приема со входа К констант, участвующих в операциях АЛУ. Результат выполненной в АЛУ операции принимается в АС, в РА либо в одни нз регистров Ре ...
Ка, Т блока регистров. АЛУ имеет ряд дополнительных входов и выходов: вход переноса С, и выход переноса С,; вход СП, н выход СП,, используемые при операции сдвига вправо; выходы Х и !', используемые для ускоренной передачи переносов с помощью микросхемы ускоренного переноса К589ИКОЗ. Выводы Са н СП, подключены к выходам буферов ВБа и ВБ, с тремя состояниями, что позволяет соединять эти выводы в общую цепь !прн выполнении операции сдвига вправо открывается буфер ВБ,, а буфер ВБа устанавливается в закрытое состояние, в котором он оказывается отключенным от внешней цепи, при всех других операциях открыт буфер ВБа и в закрытое состояние устанавливается ВБ,). АЛУ построено как асинхронное устройство. Синхросигналы управляют лишь процессами, связанными с работой триггеров.
В интервале хг! Аа 1к на дй гла х у С1 Гх г яа Рнс. 5.! Структурная схема ЦПЭ К589ИК02 2О! са с г Рис 5.2, Сиихросигнал Г Рис. В.З. Схема управления подачей р пу ' а цПЭ времени 1, ... !а при высоком уровне синхросигнала (рис. 5.2) АЛУ выполняет соответствующую операцию. При этом входы триггеров регистров, являющихся приемниками результата выполненной операции, открыты. На отрицательном фронте синхросигнала происходит установка триггеров в состояния, соответствующие выдаваемому из АЛУ результату операции, и входы триггеров логически отключаются на время га ... га, когда синхросигнал имеет низкий уровень. При такой работе один и тот же регистр может служить как источником операнда, так и приемником результата выполненной операции.
Кроме того, если синхросигиал подавать в ЦПЭ через элемент ИЛИ, управляемый разрядом Ч микрокоманды (рис, 5.3), то при Ч = ! будет подавлен спад сннхроснгнала, поступающего на вход ЦПЭ. При этом результат выполненной в АЛУ операции не будет приниматься в регистр. Выходные буферы ВБ, и ВБ, при наличии на входах ВА, ВД сигналов разрешения выдачи из третьего состояния переходят в открытое состояние, передавая на двухразрядиые шины адреса А и данных Д содержимое регистров РА, АС.
Дешифратор мнкрокоманд преобразует подаваемый на входы Р,...Р, семиразрядный, код микрокоманды ЦПЭ в систему управляющих сигналов, под действием которых выполняется операция. Следует иметь в виду следукхцую особенность: на всех выводах, кроме Х, У и Ра... Р„информация представляется в обратном коде (т. е. лог. ! представляется напряжением низкого уровня). Система микрокоманд ЦПЭ. Мнкрокомаида ЦПЭ имеет следующий формат: Га...ка ~ Ра...ре ~ К ~ ВА 1 ВД ВА, ВД вЂ” одноразрядные поля, которымн определяется значение сигнала иа соответствующих входах микросхемы. Любое из этих полей либо оба поля в микрокоманде (МК) могут отсутствовать.
Тогда на соответствующие отсутствующим полям входы микросхемы подается низкий уровень напряжения, при котором выходные буферы устанавливаются в открытое состояние. Таблица б 2 Группа фуиациа )Р.группа) Группа регистра (я-группа) Регистр 0 0 1 ! 0 0 1 ! 0 1 0 1 о ! о 1 0 ! 2 3 4 8 б 7 8 0 Т АС 0 0 1 1 0 0 ! ! О 0 0 0 Т АС Т АС Поле К в общем случае имеет то же число разрядов, что и данные процессора. В тех случаях, когда в реализуемой программе не возникает необходимости в выделении из данных некоторых их разрядов либо в передаче из МК в операционное устройство констант, все входы маскирующей шины К объединяются в общую цепь. При этом полеК оказывается одноразрядным.